

برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم



برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

موضوع پروژه:

کاربردهای مبدل اطلاعات



برای خرید فایل word این پروژه [اینجا کلیک کنید](#).

(شماره پروژه = ۵۲۹)

پشتیبانی: ۰۹۳۵۵۴۰۵۹۸۶

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

پیشگفتار :

در این پروژه قصد داریم به بررسی جنبه های نرم افزاری و سخت افزاری مبدلهای آنالوگ به دیجیتال ADC بپردازیم ، که در اینجا بیشتر به بررسی یک مبدل خاص با شماره AD7730 پرداخته شده است . چون میکرومبدلها دارای قابلیتهای عملیاتی بالایی هستند در این پروژه علاوه بر نکات جزئی الکتریکی به کاربردهای مختلف این سری از مبدلها اشاره شده است . علت پیچیدگی مطالب و درست نداشتن منابع جامع پراکندگی مطالب مربوط به مبدلهای فوق ایجاد یک روند منظم برای آن آسان نیست . بنابراین ممکن است در این مجموعه نتوانسته باشیم توالی مطالب ارائه شده را به دقت رعایت کنیم .

در فصل اول تشریح اصول ADCهای E- Δ پرداخته ایم . و به طور کلی سیکما – دلتاها مورد بحث و بررسی قرار داده ایم علاوه بر آن به کاربردهای این سری IC اشاره شده است . در فصل دوم اجمالاً کاربردهای مبدل اطلاعات را بررسی کردیم در این فصل به طور کامل کاربردهای ADCهای از جمله AD77XX-AD7793-AD7730 را بیان کرده ایم درر مورد هر کدام از این ADCهای E- Δ کاربرد و موارد استفاده آن به همراه بلوک دیاگرام و شکلهای مختلف مورد تحلیل قرار گرفته اند .

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر م سایت و به همراه فونت های لازم

کاربردهای ADC های $E-\Delta$ دقت اندازه گیری ، اندازه گیری دما ، اندازه گیری توان از جمله موارد مورد توجهی است که در این فصل مورد بحث قرار داده شده اند.

در فصل سوم در مورد AD7730/AD7730L تو ضیح داده ایم کاربرد آن و انواع پل های تحریک (AC,DC) و دو قطبی را مورد بررسی قرار داده ایم و با نمایش این پلها با تحلیل آنها و مورد استفاده این ADC پرداخته ایم .

در آخر هم ضمیمه ای که شامل AD7730/AD7730L Datasheet است را ارائه داده ایم .

در پایان ضمیمه Data shit به جهت معرفی کلی این مبدلها ارائه گردیده است. در پایان از کلیه کسانی که در تهیه و تنظیم این پروژه به من یاری رساندند قدر دانی میکنم . امید است این پروژه بتواند مورد توجه اساتید محترم و دانشجویان علاقه مند به استفاده از مبدلهای آنالوگ به دیجیتال (ADC) قرار گیرد.

با احترام

پریسا مصدق

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

فهرست

فصل اول

- ۱ - اصول ADC های
- ۱۷ - ملاحظات آهنگ بی بار (سوت ساکن)

فصل دوم (کاتربرد های مبدل اطلاعات)

- ۲۰ - دقت اندازه گیری وضعیت سنسور

- ۲۰ - مقدمه

- ۲۵ - کاربردهای دقت اندازه گیری EDADC

- ۳۳ - تحلیل طراحی سنجش مقیاس (ترازوی دیجیتال) ADC AD7730

- ۴۹ - وضعیت ترموکوپل مورد استفاده AD7793

- ۵۴ - اندازه گیری دیجیتال مستقیم دما

- ۶۴ - سنسورهای دمای فرعی میکروپرسور

- ۷۲ - کاربردهای ADC ها در دستگاه های اندازه گیری توان

فصل سوم AD7730/AD7730L

- ۷۹ - کاربردها

- ۸۰ - تحریک DC پل

- ۸۵ - تحریک AC پل

برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

۸۹

- تحریک دو قطبی پل

Data sheet

ضمیمه

منابع



برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

بخش ۱: دقت اندازه گیری وضعیت سنسور

«مقدمه»

اندازه گیری $\Sigma-\Delta$ با تفکیک (وضوح) بالا ADC عرصه وسیعی از وضعیت ۳۰ سیگنال سنسور دقت و تحویل اطلاعات را در گون کرد. $\Sigma-\Delta$ ADC های مدرن حالت تفکیک بدون از دست دادن کد بدون نویز ۲۴ بیت و بیشتر از ۱۹ بیت را پیشنهاد می کنند.

اتصال PGA های یک تکه (on-chip) با تفکیک بالا واقعا نیازه حالت مداری سیگنال را رفع می کند- سنسور دقت میتواند مستقیما با ADC در حالت های متعددی قرار بگیرد.

چنانچه در فصل ۳ این کتاب به تفصیل مورد بحث قرار گرفت. معماری $\Sigma-\Delta$ بسیار دیجیتالی است، بنابراین بالنسبه جمع مشخصات قابل برنامه ریزی و انعطاف پذیری بیشتر در کاربردهای آنها آسان است. میزان (سرعت) فرکانس قطع فیلتر میان گذر دیجیتالی، تقویت PGA، انتخاب کانال، برش و روش های کالیبراسیون فقط تعدادی از ویژگی های امکان پذیر هستند. یکی از مزایای فیلتر دیجیتالی یک تکه (on-chip) شکاف های آن است که می تواند برنامه ای برای تامین مطلوب $50/60$ Hz

باز پس دان منبع تغذیه ارائه دهد. بعلاوه، هنگامیکه ورودی به یک $\Sigma-\Delta$ ADC بیشتر از حد نمونه است، نیاز به فیلتر بدون دوگانگی (antialiasing) ابدأ به سختی حالت ADC های نوع قدیمی مدل نایکوئی است نیست. حالت عادی باز پس دادن همچنین نتیجه استفاده و سبب از ورودیهای مرجع و آنالوگ گوناگون است. یک مزیت مهم $\Sigma-\Delta$ ADC ها این است که آنها بطور نمونه در فرایندهای CMOS طراحی می شوند، بنابراین آنها نسبتاً ارزان قیمت هستند.

◆ تفکیک بالا

● کدهای بدون خطای ۲۴ بیتی

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

- تفکیک مؤثر ۲۴ بیتی (RMS)
- تفکیک کد بدون پارازیت ۱۹ بیتی (نوک به نوک)
- PGA های یک تکه (on-chip)
- ◆ دقت بالا
- INL 2ppm تمام مقیاس ~ 1LSB در ۱۹ بیتی
- تقویت جریان ۰,۵ ppm/°c
- ◆ دیجیتال بیشتر، آنالوگ کمتر
- توازن قابل برنامه ریزی بین سرعت × تفکیک
- ◆ نمونه گیری بیش از حد و فیلترینگ دیجیتال
- بازپس دادن (Rejection) ۵۰/۶۰ Hz
- فیلتر بدون دوگانگی ساده کننده نسبت بیش از حد نمونه
- ◆ محدوده دینامیک عریض
- ◆ ارزان قیمت

شکل ۸,۱: مزایای معماری $\Sigma-\Delta$ ADC

در کاربردهای $\Sigma-\Delta$ ADC ها، استفاده کننده باید درحقیقت بپذیرد که بدلیل ماهیت دیجیتالی زیاد و سایل و توانایی برنامه ریزی پیشنهادی، واسطهای دیجیتال به پیچیدگی بیشتری از معماری های ADC قدیمی که شباهت زیادی دارند منجر می شوند. بطور مثال هرچند، هیأت های ارزیابی کارخانه

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

داران و پیشرفت نرم افزار مرتبط با اوراق اطلاعات کامل می توانند در مجموع بطور قابل ملاحظه ای فرآیند را طراحی کنند.

بعضی از مزایای معماری و مشخصات اندازه گیری $\Sigma-\Delta$ ADC در شکل ۸-۱

و ۸-۲ خلاصه شده اند.

♦ اختیارات بافر ورودی آنالوگ

• راه اندازی مدولاتور $\Sigma-\Delta$ ، کاهش جریان ورودی متحرک

♦ AIN ، REFIN تفاضلی

• ترکیب نسبت سنجی نیاز به مرجع صحیح را برطرف می کند.

♦ مولتی پلکسر

♦ PGA

♦ کالیبراسیون

• کالیبراسیون خودی، کالیبراسیون سیستم، کالیبراسیون اتوماتیک

♦ اختیارات برش

• جریان های جبران کننده (Offset) و جبران نکننده

• به حداقل رساندن تأثیرات انگل وار ترموکوپل ها

شکل ۸-۲ : مشخصات سیستم یک تکه $\Sigma-\Delta$

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

کاربردهای دقت اندازه گیری $\Sigma-\Delta$ ADC

$\Sigma-\Delta$ ADC های اندازه گیری تفکیک بالا کاربردهایی در بعضی زمینه ها شامل کنترل فرآیند، وضعیت سنسور ، ابزار دقیق و غیره می یابند که در شکل ۳-۸ نشان داده شده است. بدلیل نیازهای مختلف ، این $\Sigma-\Delta$ ها در نوعی از ترکیبات و اختیارات پیشنهاد می شوند. برای نمونه ، وسایل آنالوگ رایج ۲۰۰۴ بیشتر از ۲۴ محصول مختلف $\Sigma-\Delta$ ADC تفکیک بال در دسترس قرار می دهند. به همین دلیل ، قرار دادن همه کاربردها و محصولات در یک بخش غیر ممکن است و معقول نمی باشد ، بنابراین ما روی بعضی از نمونه های و وضعیت سنسور که با مثال یا شکل مهمترین اصول کاربرد را شرح خواهند داد ، تمرکز خواهیم کرد .

چون بعضی سنسورها بعنوان گیج های فشار ، جریان سنجها ، سنسورهای فشار و سلول های بار در مداراتی که بر مبنای مقاومت هستند استفاده می شوند ، ما ADC ، AD7730 را بعنوان یک مثال در سنجش مقیاس (ترازوی مدرج) طراحی خواهیم کرد . یک بلوک دیاگرام از AD7730 در شکل ۲-۸ نشان داده شده است.

◆ کنترل فرآیند

● 20-4 mA

◆ سنسورها

● مقیاس سنج (ترازوی مدرج)

● فشار


برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

- دما
- ◆ ابزار دقیق
- مانیتورینگ گاز
- تجهیزات دستی (قابل حمل)
- تجهیزات پزشکی



شکل ۳-۸: کاربردهای نوعی Δ -ADC های تفکیک بالا


برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر سایت و به همراه فونت های لازم



شکل ۴-۸: AD7730 تک-تغذیه پل ADC

قلب AD7730 هسته ۲۴ بیتی $\Sigma-\Delta$ است. AD7730 یک پیش فرض (پیش درآمد) آنالوگ برای سنجش مقیاس و کاربردهای اندازه گیری فشار است. شیوه دریافت آن به این صورت است که سیگنال های تراز پایین را بطور مستقیم از یک ترانسدیومر خروجی های یک کلمه دیجیتال سریال می پذیرد. سیگنال ورودی برای یک پیش فرض تقویت قابل برنامه ریزی که اطراف یک مدلاتور آنالوگ پایه ریزی شده است بکار می رود. خروجی مدلاتور بوسیله یک فیلتر دیجیتال قابل برنامه ریزی پایین گذر، اجازه تنظیم برش فیلتر، نسبت به خروجی و تنظیم زمان را می دهد. پاسخ فیلتر دیجیتال داخلی در شکل ۵-۸ نشان داده شده است.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر م سایت و به همراه فونت های لازم



شکل ۵-۸: پاسخ فرکانسی فیلتر دیجیتال AD7730

دو مشخصه جدا از هم ورودی های آنالوگ تقویت تفاضلی قابل برنامه ریزی به همان خوبی ورودی مرجع تفاضلی می باشند. قطعه از یک منبع 5 V تکی تغذیه می شود که چهار محدوده ورودی آنالوگ تک قطبی: 0 mV تا 10 mV ، 20 mV ، 40 mV و 80 mV و چهار محدوده دو قطبی: $\pm 10\text{ mV}$ ، $\pm 20\text{ mV}$ ، $\pm 40\text{ mV}$ ، $\pm 80\text{ mV}$ را می پذیرد. تفکیک کد بدون پارازیت نوک به نوک (Peak-to-Peak) بطور مستقیم از قطعه ۱ در $230,000$ شماره انجام پذیر می باشد. یک DAC ۶ بیتی یک تکه (on-chip) اجازه تغییر محل ولتاژهای TARE را می دهد.

همچنین سیگنال های ساعتی برای همزمانی تحریک ac پل تغذیه می شوند. واسط سریال روی قطعه می تواند برای عملکرد سه سیمه شکل گرفته وبامیکروکنترلرها و پروسسورهای سیگنال دیجیتالی سازگار می شود.

AD7730 شامل انتخابهای کالیبراسیون خودی و کالیبراسیون سیستم و ترکیبات جبران کننده رانش کمتر از $5\text{ nv}/^\circ\text{C}$ و یک تقویت رانش (drift) کمتر از $2\text{ ppm}/^\circ\text{C}$ است.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

AD7730 قابل استفاده در یک DIP پلاستیکی ۲۴ pin، یک SOIC ۲۴ لیدی است .

AD7730 قابل استفاده در SOIC ۲۴ لیدی بسته TSSOP ۲۴ لیدی است. کلید مشخصات برای

AD7730 در شکل ۶-۸ خلاصه شده است. جزئیات بیشتر در مورد عملکرد AD۷۷۳۰ را می توانید در

مراجع ۱ و ۲ پیدا کنید.

◆ تفکیک ۸,۰۰۰ شماره پیک توپیک (۱۶,۵ بیتی) برای

محدوده تمام مقیاس $\pm 10 \text{ mV}$

◆ روش جداسازی برای رانش پایین و جبران آن

◆ رانش جبران کننده: $5 \text{ nV}/^{\circ}\text{C}$ (روش جداسازی انجام می گیرد)

◆ رانش بهره برداری: $2 \text{ ppm}/^{\circ}\text{C}$

◆ فرکانس خطی معمول حالت بازپس دادن: 150 db

◆ پیش درآمد تقویت قابل برنامه ریزی دوکاناله

◆ DAC یک تکه (on-chip) برای جبران /رفع TARE

◆ روش گام ثابت

◆ درایو خروجی تحریک AC

◆ اختیارات کالیبراسیون سیستم و داخلی

◆ تغذیه $+5\text{V}$ تکی

◆ پراکنده سازی توان: 65 mw (125 mw برای

محدوده 10 mV FS)


◆ بسته های TSSOP ۲۴ لیدی و SOTC 24 لیدی

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

شکل ۶-۸: کلید مشخصات AD7730

یک تکنیک نسبت سنجی خیلی قدرتمند که شامل سنس Kelvin برای به حداقل رساندن خطاها به واسطه مقاومت سیم کشی است و همچنین برطرف کردن نیاز به ولتاژ تحریک صحیح است که در شکل ۷-۸ نشان داده شده است.

اندازه گیری AD7730 ADC میتواند با یک ولتاژ تغذیه تکی راه اندازی شود که همچنین برای تحریک پل خارجی نیز استفاده شده است. هر دو ورودی آنالوگ و ورودی مرجع به ADC، امپدانس بالا و کاملاً تفاضلی هستند. با استفاده از خروجی های +SENS و - از پل به عنوان مرجع تفاضلی برای ADC استفاده میشود، ولتاژ مرجع مناسب با ولتاژ تحریک است که همچنین متناسب با ولتاژ خروجی پل نیز هست. اگر ولتاژ تحریک پل واقعی متغیر باشد تلفاتی در اندازه گیری نیست.



برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

شکل ۷-۸: کاربرد پل AD7730 که عمل نسبت سنجی

و سنس Kelvin را نشان میدهد

باید در نظر داشت که این تکنیک نسبت سنجی می تواند در بعضی کاربردها درجائیکه خروجی سنسور متناسب با جریان یا ولتاژ تحریک است استفاده شود ، بعنوان مثال یک ترمیستور یا RTD .

تحلیل طراحی سنجش مقیاس (ترازوی مدرج) ADC AD7730

ماکنون اقدام به تحلیل طراحی ساده از یک ترازوی مدرج (سنجش مقیاس) طرح ریزی شده برای ADC، AD7730 و یک سلول بار استاندارد خواهیم کرد. شکل ۸-۸ عینیات طراحی برای سنجش مقیاس را نشان می دهد. کلید مشخصات، بار تمام مقیاس (۲Kg) و تفکیک (g ۰,۱) هستند. این مشخصات مقدماتی اساس سلول بار و احتیاجات ADC را مشخص می کند .

◆ ظرفیت 2Kg

◆ حساسیت 0.1g

◆ سایر ترکیبات

• دقت ۰,۱ %

• خطی بودن $\pm 0,1$ g

• Temp.Drift (± 20 ppm @ 10~30°C)

• سرعت (R/s)

• قدرت (۱۲۰V AC)

• ابعاد (دیمانسیون) (۲,۶" × ۸,۶" × ۷,۵)

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

- محدوده سازنده (قانونی برای مبادله)

- ◆ فروش

- قیمت (\$۴۰۰)



شکل ۸-۸: مثال طرح مقیاس سنج (ترازوی مدرج)

WikiPower.ir

مشخصات یک سلول باری که شامل شرایط آن می باشد در شکل ۹-۸ نشان داده شده است. توجه کنید که سلول بار بر مبنای ۴ گیج فشار ویژه متصل در شکل ترکیب پل استاندارد ساخته شده است. هنگامیکه بار روی نور (Beam) قرار می گیرد R_1 و R_2 کم می شوند و R_3 و R_4 افزایش

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه


می یابند که به زبان ساده « پل متنوع چهار عنصر» نامیده می شود و جزئیات آن در مرجع ۱ فصل ۲ شرح داده شده است .

سلول بار انتخاب شده یک بار تمام مقیاس ۲Kg و یک خروجی با حساسیت ۲mV/V دارد. به این معنی که با یک ولتاژ تحریک 10V ، ولتاژ خروجی تمام مقیاس 20mV است .

اینجا به مشکل بزرگتری در وضعیت سیگنال سلول بار برمی خوریم: دیجیتالی کردن و وسعت دادن با دقت سیگنال خروجی سطح (level) پایین ، بدون اعوجاج آن با نویز امکان پذیر نیست. تحلیل خروجی بار در شکل ۱۰-۸ پیش برده می شود. با انتخاب ولتاژ تحریک 5v ، ولتاژ خروجی پل تمام مقیاس فقط 10mV است . توجه کنید که خروجی همچنین متناسب با (یا نسبت سنجی با) ولتاژ تحریک است.

۲Kg	♦ بار کامل
2mV/V	♦ حساسیت
10 v max	♦ القا
	♦ سایر ترکیبات
۳۵۰ Ω	• امپدانس
۰,۰۲۵ %	• خطای مطلق
۰,۰۲۵ %	• هیستریزیس
۰,۰۱ %	• قابلیت تکرار
۱۰ ppm	• دمای Drift:
۱۵۰ %	• Overload
	• ابعاد
۲۰۰ \$	• قیمت

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم



شکل ۸،۹: مشخصات ویژه سلول بار

بار کامل: 2Kg

حساسیت: 2 mV/V

القاه: 5V

$$V_{FS} = V_{EXC} \times \text{Sensitivity}$$

$$V_{FS} = 5V \times 2mV/V = 10 \text{ mV}$$


$$V_{CM} = 2.5 \text{ V}$$

ولتاژ خروجی مقیاس کامل: 10mv

ولتاژ نسبی تحریک:

نسبت سنجی

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر م سایت و به همراه فونت های لازمه



شکل ۱۰-۸: تعیین تمام مقیاس خروجی سلول بار با تحریک 5V

مرحله بعد تعیین تفکیک احتیاجات ADC است، و جزئیات آن در شکل ۱۱-۸ خلاصه شده است. مجموع سطوح (Levels) متعدد اختصاصی (شماره های) مورد نیاز برابر با وزن تمام مقیاس (2Kg) تقسیم بر تفکیک مورد نظر (0.1 g) یا ۲۰,۰۰۰ شماره است. با ولتاژ تحریک 5V، ولتاژ خروجی سلول بار تمام مقیاس 10mV برای بار 2Kg است.


تفکیک بدون نویز مورد نیاز، V_{p-p} بوسیله رابطه $V_{p-p} = V_{\mu} \cdot 10mV/20,000 = 0.5$ بدست می آید، که به عنوان پهنای کد تعریف می شود و نویز پیک تو پیک باید کمتر از $0.5 \mu V$ باشد. به طریق مشابه مقدار نویز مؤثر (rms) بوسیله رابطه:

$$V_{RMS} = V_{P-P}/6.6 = 0.5 \mu V/6.6 = 0.075-\mu V \text{ rms} = 75\text{-nV rms.}$$

داده می شود. (فاکتور ۶,۶ برای تبدیل نویز پیک تو پیک به نویز مؤثر (rms))، فرضا "نویز گوس استفاده می شود).

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

- ◆ Required 0.1 g in 2 kg
 - ◆ # counts = full-scale / resolution
 - ◆ # counts = 2000 g / 0.1g = 20,000
 - 20,000 counts
 - ◆ $V_{FS} = 10\text{mV} @ 5\text{V excitation}$
 - ◆ $V_{P-P} = V_{FS} / \# \text{ counts}$
 - ◆ $V_{P-P} = 10\text{mV} / 20,000 = 0.0005\text{mV}$
 - 0.5 μV p-p noise
 - ◆ $V_{RMS} \approx V_{P-P} / 6.6$
 - ◆ $V_{RMS} \approx 0.5\mu\text{V} / 6.6 = 0.075\mu\text{V}$
 - 75nV RMS noise
 - ◆ Bits p-p = $\log_{10}(V_{FS} / V_{P-P}) / \log_{10}(2)$
 - ◆ Bits p-p = $\log(10\text{mV} / 0.0005\text{mV}) / 0.3$
 - 14.3 bits p-p in 10mV range (Noise-free bits)
 - ◆ Bits RMS = $\log_{10}(V_{FS} / V_{RMS}) / \log_{10}(2)$
 - ◆ Bits RMS = $\log_{10}(10\text{mV} / 0.000075) / 0.3$
 - 17.0 bits RMS in 10mV range (Effective resolution)



شکل ۱۱-۸: تعیین احتیاجات تفکیک

تفکیک کد بدون نویز ADC به طریق زیر محاسبه می شود:

$$\text{Noise-Free Code Resolution (Bits)} = \frac{\log_{10}\left(\frac{V_{FS}}{V_{PP}}\right)}{\log_{10}(2)}$$

$$= \frac{\log_{10}\left(\frac{10\text{mV}}{0.5\mu\text{V}}\right)}{\log_{10}(2)} = 14.3 \text{ bits} \quad \text{Eq. 8.1}$$


برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

تفکیک مؤثر ADC به طریق زیر محاسبه می شود:

$$\text{Effective Resolution (Bits)} = \frac{\log_{10}\left(\frac{V_{FS}}{V_{PP}/6.6}\right)}{\log_{10}(2)}$$

$$= \frac{\log_{10}\left(\frac{10\text{mV}}{0.5\mu\text{V}/6.6}\right)}{0.3} = 17 \text{ bits.} \quad \text{Eq. 8.2}$$

شکل ۸-۱۲ تفکیک وضعیت سنسور قدیمی در این مسئله را نشان می دهد، هنگامیکه یک آمپلی فایر ابزار دقیق برای بزرگ کردن سیگنال خروجی پل تمام مقیاس 10mV به نویز کم استفاده می شود، رانش کم در آمپلی فایر مثلاً "دقت AD620 در آمپلی فایر (مرجع ۴) که 0.1Hz نویز پیک تو پیک 280nV، تقریباً "6.6=42-nV ÷ 260nV مؤثر (rms) دارد.



شکل ۸-۱۲: دسترسی قدیمی به طراحی

♦ طراحی پیچیده

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

♦ فیلتر پایین گذر که نیاز است برای پایین نگه داشتن نویز

• برای مثال $-3\text{dB @ } 10\text{Hz}$, $-60\text{dB @ } 50\text{Hz}$ (طراحی فیلتر مشکل است)

♦ آمپلی فایر ابزار دقیق نمایش بحرانی دارد

• نویز کم $(\text{AD620: } 0.28\mu\text{V p-p noise in } 0.1\text{Hz to } 10\text{Hz BW is$

$\text{approximately } 42\text{nV RMS})$

تأثیر کم، گین خطای پایین


نیازمندی بحرانی دیگر سیستم یک فیلتر پایین گذر برای برطرف کردن نویز و پیک آپ 50/60 Hz است. یک سیگنال 3db با پهنای باند 10Hz فرض می شود، فیلتر باید دست کم 60db در 50db باشد- طرح فیلتر برای گذاشتن در آن بطور ملایم مورد تردید قرار می گیرد! در اینجا ملاحظاتی دیگری در طراحی شامل ثبات دو ولتاژ منبع، بافر VREF1 آمپلی فایر OP و غیره وجود دارد. بالاخره، ادعای جدید دیگری را ارائه می دهد، نیاز اجرای کد بدون نویز ۱۴،۳ بیت با یک سیگنال ورودی تمام مقیاس ۲،۵ V - اشاره به یک ADC ۱۶ بیتی با کمتر از تقریباً "۳-LSB پیک تو پیک (0.45-LSB مؤثر) نویز ورودی اشاره شده دارد.

برای اجتناب از این مشکلات طرح و وضعیت سیگنال، طرح پایه ریزی شده AD7730 که در شکل ۸-۱۳ نشان داده شده است. به راستی نیاز حل ظریف بدون آمپلی فایر ابزار دقیق، مرجع یا فیلتر را نشان می دهد. توجه کنید که واسط های پل مستقیماً" با AD7730 مرتبط اند که قبلاً در شکل ۷-۸

۸ نشان

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر م سایت و به همراه فونت های لازمه

داده شد. PGA رودی AD7730 نیاز به تهیه یک محدوده ورودی تمام مقیاس 10mV با انتخاب قابل برنامه ریزی برای خروجی در amp را برطرف می کند. Kelvin sensing برای حذف خطاها بوسیله مقاومت سیم کشی در خطوط تحریک پل استفاده می شود پل بطور مستقیم از تغذیه +5V راه اندازی می شود و خطوط سنس ولتاژ منبع ADC بکار می روند در نتیجه تأمین کامل عملکرد نسبت سنج که قبلاً شرح داده شد نیاز به یک فیلتر کامل را برطرف می کند- قطع خازن سرامیکی ساده روی هرو رودی مرجع و آنالوگ (روی دیگرام نشان داده نشده است) کافی است .



شکل ۱۳-۸: طرح مورد استفاده AD7730

◆ AD7730 طراحی شده بود برای پل ترانسدیوسری

• برشگر، بافر، PGA، فیلتر دیجیتال، وزن DAC، کالیبراسیون

◆ نسبت سنج کامل، تغییرات در عناصر $V_{REF} = V_{EXC}$

• بار $V_{OUT} \approx V_{EXC}$ و اطلاعات $V_{IN} / AD7730 \approx V_{REF}$ و $V_{REF} = V_{EXC}$

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

اجزاء سیستم طراحی شده می توانند بوسیله جزئیات آزمایش از اوراق اطلاعات AD7730، جدول I و II ک در شکل ۱۴-۸ نشان داده شده، تعیین می شوند. جدول I خروجی rms نویز در nv از تابع میزان اطلاعات خروجی، فرکانس 3db فیلتردیجیتالی ومحدوده ورودی را نشان می دهد. (روش برش در همه موارد موجود است) میزان خروجی اطلاعات از بارهای 200Hz یک فیلتر زاویه فرکانس 7.9Hz که برای کاربرد مناسب است در دست می باشد. با محدوده ورودی $\pm 10 \text{ mV}$ ، خروجی مؤثر نویز 80nv است

$$V_{pp} = 6.6 = 528 \text{ nv} \quad 80 \text{ nv}$$

تعداد شماره های بدون نویز از رابطه زیر بدست می آید:

$$V_{pp}/V_{FS} = 10 \text{ mV}/528 \text{ nv} = 18,940$$

بنابراین تفکیک سیستم برای یک بار 2Kg، $2\text{Kg}/18,940=0.105\text{g}$ می شود که تقریباً مقدار مورد نیاز 0.1g است.

Table I. Output Noise vs. Input Range and Update Rate (CHP = 1)

Output Data Rate	-3 dB Frequency	SF Word	Settling Time Normal Mode	Settling Time Fast Mode	Typical Output RMS Noise in nV			
					Input Range = $\pm 80 \text{ mV}$	Input Range = $\pm 40 \text{ mV}$	Input Range = $\pm 20 \text{ mV}$	Input Range = $\pm 10 \text{ mV}$
50 Hz	1.97 Hz	2048	460 ms	60 ms	115	75	55	40
100 Hz	3.95 Hz	1024	230 ms	30 ms	155	105	75	60
150 Hz	5.92 Hz	683	153 ms	20 ms	200	135	95	70
200 Hz*	7.9 Hz	512	115 ms	15 ms	225	145	100	80
400 Hz	15.8 Hz	256	57.5 ms	7.5 ms	335	225	160	110

*Power-On Default

Table II. Peak-to-Peak Resolution vs. Input Range and Update Rate (CHP = 1)


Output Data Rate	-3 dB Frequency	SF Word	Settling Time Normal Mode	Settling Time Fast Mode	Peak-to-Peak Resolution in Counts (Bits)			
					Input Range = $\pm 80 \text{ mV}$	Input Range = $\pm 40 \text{ mV}$	Input Range = $\pm 20 \text{ mV}$	Input Range = $\pm 10 \text{ mV}$
50 Hz	1.97 Hz	2048	460 ms	60 ms	230k (18)	175k (17.5)	120k (17)	80k (16.5)
100 Hz	3.95 Hz	1024	230 ms	30 ms	170k (17.5)	125k (17)	90k (16.5)	55k (16)
150 Hz	5.92 Hz	683	153 ms	20 ms	130k (17)	100k (16.5)	70k (16)	45k (15.5)
200 Hz*	7.9 Hz	512	115 ms	15 ms	120k (17)	90k (16.5)	65k (16)	40k (15.5)
400 Hz	15.8 Hz	256	57.5 ms	7.5 ms	80k (16.5)	55k (16)	40k (15.5)	30k (15)

*Power-On Default

شکل ۱۴-۸: تعیین تفکیک AD7730 از اوراق اطلاعات

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

همچنین جدول II می تواند تفکیک کد بدون نویزی که 40,000 شماره (۱۵,۵ بیت بدون نویز) برای محدوده ورودی $\pm 10 \text{ mV}$ دارد را تعیین می کند، که باید بر فاکتور ۲ تقسیم شود چون فقط نیمی از محدوده ورودی استفاده شده است. بنابراین طرح واقعی تقریبا " 20,000 شماره ای (۱۴,۵ بیت بدون نویز) تهیه می شود که به دقت با محاسبه قبلی بدست می آید. محاسبات مختلف د شکل ۸-۱۵ خلاصه شده است.




شکل ۸-۱۵: تفکیک AD7730 در نرخ اطلاعات 200Hz

توجه کنید که تمامی تفکیک می تواند بوسیله عقب افتادگی در نرخهای اطلاعات خروجی زیرین بطور متقابل با فرکانس های زاویه فیلتر دیجیتالی افزایش می یابد.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر سایت و به همراه فونت های لازم

ارزیابی طرح با برد و نرم افزار ارزیابی AD7730 مختصر شده است که در شکل ۱۶-۸ نشان داده شده است. برد ارزیابی می تواند بطور مستقیم به سلول بار و PC وصل نشود. نرم افزار اجازه می دهد اختیارات گوناگون AD7730 با ارزیابی (دسته بندیهای) مختلف نرخهای اطلاعات، فرکانس های فیلتر، رنجهای ورودی، اختیارات برش (chopping) و غیره تغییر کنند. ADC های دیگر در خانواده AD77xx برد ارزیابی و نرم افزار مشابهی دارند.

خلاصه ای از طرح نهایی مقیاس سنج و مشخصاتش در شکل ۱۷-۸ نشان داده شده است.



شکل ۱۶-۸: ارزیابی طرح استفاده از برد ارزیابی و نرم افزار

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

	Required	Sensor Load Cell	Circuit AD7730	System Weigh Scale
Capacity	2 kg	2 kg	AIN Range $\pm 10\text{mV}$	2 kg
Sensitivity	0.1g	2mV / V	Noise 80nV RMS	0.105g

OUTPUT DATA RATE = 200Hz

شکل ۱۷-۸: اجرای سیستم نهایی


وضعیت ترموکوپل مورد استفاده AD7793

ترموکوپلها دمای صحیح را در محدوده های بی نهایت وسیعی اندازه گیری می کنند ، هرچند آنها نسبتاً ولتاژ خروجی کوچکی می سازند که وضعیت سیگنال در طراحی مدار را مشکل می سازند . برای نمونه ، یک ترموکوپل نوع K ضریب دمای نامی $39\mu\text{V}/^\circ\text{C}$ دارد ، بنابراین تغییر دمای 1000°C فقط یک ولتاژ خروجی 39mV بوجود می آورد . ترموکوپل، دما را بطور مستقیم اندازه گیری نمی کند - ولتاژ خروجی آنها متناسب با اختلاف دما بین اندازه واقعی اتصال و اتصال « سرد» است در جائیکه سیمهای ترموکوپل به وسایل اندازه گیری الکترونیکی وصل می شوند (جزئیات عملکرد ترموکوپل در مرجع ۱ شرح داده شد). اندازه گیری در ست ترموکوپل نیازمند آن است که دمای اتصال « سرد» در بعضی سبکها اندازه گیری شود تا تغییرات دمای محیط را جبران کند .

AD7739 دو کاناله ۲۴ بیتی $\Sigma-\Delta$ برای اندازه گیری مستقیم ترموکوپل سازگار است و بلوک دیاگرام

ساده شده در شکل ۱۸-۸ نشان داده شده است. (مرجع ۵)

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر سایت و به همراه فونت های لازم



شکل ۱۸-۸: AD7793 ۲۴بیتی $\Sigma-\Delta$ ADC

♦ جریان منبع : max 350 μ A

♦ ولتاژ بایاس ژنراتور

♦ مرجع تو کار گذاشته

♦ ساعت داخلی / خارجی

♦ جریان القا/پایان کار

♦ 16-pin TSSOP

AD7793 دو ورودی تفاضلی، یک آمپلی فایر یک تکه، ولتاژ مرجع، ژنراتور ولتاژ بایاس و منابع جریان

تحریک / پایان کار دارد جریان منبع تغذیه (+5V) تکی ماکزیمم 350 μ A است.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه


حل کامل برای اندازه گیری ترموکوپل در شکل ۱۹-۸ نشان داده شده است. توجه کنید که یک ترمیستور برای اندازه گیری دمای اتصال «سرد» از طریق AIN2 بکار رفته است و ترموکوپل بطور مستقیم به ورودی تفاضلی AIN1 وصل می باشد.

توجه کنید که ولتاژ VBIAS ورودی برای ثابت کردن ولتاژ حالت عادی ترموکوپل بکار رفته است. فیلترهای R/C پیک آپ نویز را از لیدهای خارجی ترموکوپل می کاهند و مقادیر نوعی $100 \mu\Omega$ و F 0.1 انتخابهای مناسبی هستند.

AD7793 در ابتدا برای اندازه گیری ولتاژ ترموکوپل AIN1 با استفاده از ولتاژ فاصله باند 1.2v داخلی به عنوان مرجع برنامه ریزی شده است. این مقدار به میکروکنترلر متصل به واسطه سریال فرستاده می شود. تمام ولتاژ بوسیله جریان تحریک 1 Iout برقرار می شود که همچنین روی مقاومت مرجع RREF نیز جریان می یابد. ولتاژ جاری روی RREF ورودی مرجع کمکی REFIN را راه می اندازد. AD7793 برای استفاده REFIN مرجع هنگام اندازه گیری ولتاژ ترمیستور در AIN2 برنامه ریزی شده است. ولتاژ ترمیستور سپس به میکروکنترلر فرستاده می شود که محاسبات مورد نیاز شامل تصحیح دمای اتصال سرد T_2 را انجام دهد. بنابراین ترمیستور در نسبت سنج وصل می شود بطوریکه تغییرات در Iout1 بر دقت

اندازه گیری ترمیستور تأثیر نمی گذارد. توجه کنید که تکنیک قدرتمند نسبت سنج با هر سنسور پایه ریزی شده بر اساس مقاومت شامل ترمیستورها، پلها، مقیاسهای فشار و RTDها کار خواهیم کرد.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر م سایت و به همراه فونت های لازم



شکل ۱۹-۸: ترموکوپل طراحی شده با اتصال جبران

سرد که در AD7793 استفاده شده


- ◆ ولتاژ بایاس ژنراتور استفاده شده برای تولید ولتاژ مد مشترک AIN1
- ◆ جریان منبع جریان را برای ترمیستور مهیا میکند برای جبران اتصال سرد و عملیات نسبت سنجی با استفاده از REFIN

سنسورهای دما که خروجی دیجیتالی دارند تعداد مزایای بیشتری بر ورودیهای آنالوگ دارند، مخصوصاً در کاربردهای خارجی. جداسازی نوری همچنین می تواند برای تجزیه گالوانیک بین سنسور خارجی و سیستم اندازه گیری استفاده شوند. یک مبدل ولتاژ به فرکانس بوسیله ولتاژ خروجی سنسور دما این تابع را کامل می کند، هر چند اکنون IC های بهتری در دسترس هستند که مؤثرتر هستند و مزایای عملکرد مجزا دارند.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه


خانواده سنسور TMP05/TMP06 خروجی دیجیتال شامل یک ولتاژ مرجع، ژنراتور VPTAT، $\Sigma-\Delta$ ADC، و یک منبع زمان است. (شکل ۲-۸ را ببینید) خروجی سنسور بو سیله اولین دستور مدولاتور $\Sigma-\Delta$ دیجیتال می شود. این مبدل، حوزه زمان بیش از حد نمونه و تطبیق گر دقت بالا را برای تحویل ۱۲ بیت دقت قابل اجرا در بی نهایت مدار فشرده مورد استفاده قرار می گیرد.

خروجی مدولاتور $\Sigma-\Delta$ از یک تکنیک اختصاصی که نتایج تر سیگنال خروجی دیجیتال سریال با یک فرمت نسبت محل نشانه (mark-space) برای کد دادن استفاده می کند (شکل ۲۱-۸ را ببینید) که به آسانی بو سیله هر میکروپروسسوری در هر درجه سانتی گراد یا درجه فارنهایت decode می کند، و به سهولت روی یک تک سیم می فرستد مهمتر اینکه این روش کد دادن از خطای بزرگتر منابع معمول در دیگر تکنیک های مدولاسیون اجتناب می کند که این روش مستقل از زمان است.



شکل ۲۰-۸: خروجی دیجیتال سنسور دما: TMP05/06

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم



$$\text{TEMPERATURE (}^{\circ}\text{C)} = 406 - \left[\frac{731 \times T1}{T2} \right] \quad \text{FOR } T1 + T2 = 30\text{ms or } 120\text{ms}$$

$$\text{TEMPERATURE (}^{\circ}\text{C)} = 406 - \left[\frac{91 \times T1}{T2} \right] \quad \text{FOR } T1 + T2 = 100\text{ms}$$

- ◆ $\pm 0.5^{\circ}\text{C}$ Accuracy from 0°C to $+70^{\circ}\text{C}$
- ◆ 0.025°C Resolution
- ◆ $T1 + T2 = 120\text{ms}$, 100ms , or 30ms (depending on status of CONV/IN pin)
- ◆ Specified -40°C to $+150^{\circ}\text{C}$
- ◆ $+2.7\text{V}$ to $+5.5\text{V}$ supply
- ◆ $759\mu\text{W}$ Power Consumption @ 3.3V , Continuous Mode
- ◆ $70\mu\text{W}$ Power Consumption @ 3.3V , One-Shot Mode(1Hz rate)
- ◆ 5-pin SC-70 or SOT-23 Packages

شکل ۲۱-۸: فرمت خروجی TMP05/TMP06


خروجی TMP05/TMP06 یک جریانی از پالسهای دیجیتالی است و اطلاعات دما شامل نسبت محل نشانه (mark-space) در معادلات که در شکل ۲۱-۸ نشان داده شده می باشد. TMP05/TMP06 سه روش عملکرد دارد که عبارتند از: تبدیل پیوسته، سلسله daisy (گل مروارید) و تک برد (لحظه ای) (one shot).

ورودی FUNC سه حالتی یکی از سه روش ممکن را انتخاب می کند. در روش one shot، مصرف توان به $70 \mu\text{W}$ در یک نمونه بر ثانیه کاهش می یابد.

ورودی CONV/IN برای نرخ TMP05/TMP06 که دما را در روش های تبدیل پیوسته و one shot اندازه گیری می کند، استفاده می شود. در روش سلسله daisy بین CONV/IN بعنوان ورودی در سلسله daisy عمل می کند. روش سلسله daisy اجازه می دهد TMP05/TMP06 های متعدد به یکدیگر وصل شوند. بنابراین اجازه می دهد یک خط ورودی از میکروکنترلر به گیرنده انحصاری همه اندازه گیریهای دما باشد. (مرجع ۶ را برای جزئیات بیشتر ببینید)

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

میکروکنترلرهای عمومی مانند 80C51 و 68HC11، تایمرهای یک تکه ای (on-chip) دارند که می توانند به آسانی نسبت محل نشانه TMP05/TMP06 را decode کنند. یک واسط نوعی برای 80C51 در شکل ۸-۲۲ نشان داده شده است. دو تایمر، تایمر ۰ و تایمر ۱، ۱۶ بیتی در طبقه بندی طول هستند. ساعت سیستم 80C51 تقسیم بر ۱۲، منبعی برای تایمرها تهیه می کند. ساعت سیستم معمولاً از یک اسیلاتور (تحریک کننده) کریستالی مشتق می شود، بنابراین اندازه گیریهای زمان کاملاً درست هستند. تا زمانی که خروجی سنسور نسبت سنجی است، فرکانس واقعی ساعت مهم نیست. این ترکیب مهم است چون فرکانس ساعت میکروکنترلر اغلب به وسیله توقف زمان خروجی مانند نرخ (میزان) علامت در ثانیه (baud) سریال تعریف می شود



شکل ۸-۲۲: واسط TMP06 به میکروکنترلر

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

نرم افزار برای واسط سنسور straightforward است. میکروکنترلر فقط پورت P1 ورودی- خروجی را مانیتور می کند و تایمر ۰ با صعود خروجی سنسور استارت می شود. میکروکنترلر به مانیتور کردن P1.0 ادامه می دهد. تایمر ۰ استپ می شود و تایمر ۱ هنگامی که خروجی سنسور پایین می آید استارت می شود.

هنگامی که خروجی زیاد شد، زمانهای T_1 و T_2 سنسور به ترتیب در تایمر ۰ و تایمر ۱ ثبت می شوند. نرم افزارهای جاری دیگر می توانند فاکتور تبدیل نشان داده شده در معادلات بالا را بکار برند و دما را محاسبه کنند.

TMP05/TMP06 برای مانیتورینگ محیط گرم با تجهیزات الکترونیکی، ایده آل هستند. برای مثال، سطح بسته چسبیده، به درستی شرایط حرارتی که نزدیک مدارات کامل شده هستند را منعکس می کند.

TMP05 و TMP06 دما را در سطح تراشه نیمه هادی های آنها اندازه گیری و تبدیل می کنند. هنگامیکه آنها برای اندازه گیری دمای نزدیک منبع حرارت استفاده مس شوند، باید امپدانس حرارتی بین منبع حرارت و سنسور فرض شود. اغلب یک ترموکوپل یا سنسور دمای دیگری برای اندازه گیری دمای منبع استفاده می شود،

در صورتیکه TMP05/TMP06 بوسیله اندازه گیری عرض پالسهای T_1 و T_2 یک میکروکنترلر مانیتور می شوند. به محض اینکه امپدانس حرارتی تعیین شد، دمای منبع حرارت می تواند از خروجی TMP05/TMP06 بدست آید.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

در مرحله دیگر اکنون ما به مبدل های دما -به- دیجیتال نگاهی خواهیم کرد. مرجع فاصله باند اصلی (مبحث کامل رادر فصل ۶ این کتاب ببینید) بلوکی برای ADCها و DACها برای سالهای زیادی ساخته است و مهمترین مبدلها on-chip مجتمع دارند. در مدار مرجع فاصله باند، بطور متغیر ولتاژ یا جریانی که متناسب با دمای مطلق (PTAT) است وجود دارد. این دلیل اساسی نیست چراکه ADC نمی تواند این ولتاژ را به کلمه خروجی دیجیتال که دمای تراشه را نشان می دهد تبدیل کند. اخیراً در مبدل های اطلاعات IC، پراکنده سازی توان داخلی نسبتاً زیاد بود بنابراین یک سنسور دمای داخلی، دمای بزرگتر از دمای محیط را اندازه می گرفت. ICهای کم توان، کم ولتاژ مدرن از چنین مفهومی برای تولید مبدل های دما -به- دیجیتال درست که به دقت دمای برد PC یا محیط را منعکس می کنند استفاده عملی می کنند.

این مفهوم برای تمامی خانواده مبدل های دما -به- دیجیتال به خوبی ADCها با ورودی های چند بخشی در جاییکه یک ورودی سنسور دمای یک تکه (on-chip) است توسعه داده شده است. این یک ویژگی قدرتمند از میکروپروسسور مدرن، DSP، و تراشه FPGA است که تعدادی از توانها را پراکنده می سازند و بیشترین نیاز به مقدار معینی از جریان هوا است. یک مفهوم ساده از مانیتورینگ دمای برد PC در محافظت این مدارات بحرانی در برابر آسیب از دماهای زیاد در نتیجه شرایط خطا می باشد.


ADT7301 یک سنسور دمای دیجیتال ۱۳ بیتی با چهاردهمین بیت بعنوان یک بیت نشانه است. (مرجع ۷) قطعه شامل مرجع فاصله باند on-chip، سنسور دما یک ADC ۱۳ بیتی و توابع منطقی واسط سریال در بسته های SOT-23 و MSOP است. بخش ADC مرکب است از یک مبدل قراردادی متوالی-تقریبی مبتنی بر راه اندازی خازن DAC است. قطعات قابل راه اندازی با منبع تغذیه +2.7V تا 5.5V هستند.

سنسور دمای on-chip اجازه میدهد اندازه گیری صحیح دمای وسایل محیط انجام شود. محدوده معین شده اندازه گیری ADT 7301 بین 40°C تا 150°C است. عملکرد دستگاه در دماهای بالاتر از $^{\circ}\text{C}$

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

125+ برای بیشتر از مجموع ۵٪ عمر طراحی دستگاه توسعه نمی شود. در قرار گرفتن بیش از محدوده بر قابلیت اطمینان دستگاه تأثیر می گذارد.

بلوک دیاگرام مختصر شده ADT7301 در شکل ۸-۲۳ داده شده است، و کلید مشخصات در شکل ۲۴-۸ خلاصه شده است.



شکل ۸-۲۳: ADT7301 ۱۳ بیتی، دقت $\pm 5\%$ سنسور

میکرو قدرت دمایی دیجیتال

- ◆ مبدل دما -به-دیجیتال ۲۳-بیتی
- ◆ -40 تا $+150^{\circ}\text{C}$ رنج دمایی دستگاه
- ◆ صحت (دقت) $0.5 \pm ^{\circ}\text{C}$
- ◆ 0.03125°C تفکیک دمایی
- ◆ منبع تغذیه $+2.7\text{V}$ تا $+5.5\text{V}$
- ◆ $4.88\ \mu\text{W}$ قدرت پراکنده سازی، برای سرعت تبدیل ۱ نمونه بر ثانیه
- ◆ واسط سریال

برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

◆ بسته ۶-لیدی SOT-۲۳ یا ۸-لیدی SOIC

شکل ۲۴-۸: کلید مشخصات ADT7301

ADT7301 می تواند برای کاربردهای تشخیص (SENSING) دمای هوا یا سطح بکار رود. اگر وسیله به سطحی با چسبندگی هدایتی حرارتی چسبیده شود بواسطه مصرف کم توان دستگاه دمای die حدود $0,1^{\circ}\text{C}$ دمای سطح خواهد شد. باید توجه نمود که پشت و لیدهای وسیله از جریان هوا عایق باشند، اگر دمای هوای محیط با دمای سطح در شروع اندازه گیری اختلاف دارد. قطب زمین بهترین مسیر حرارتی را برای تلفات درست می کند. بنابراین دمای die نزدیک به آن مسیر زمین مدار چاپ شده خواهد شد. باید توجه نمود که این در تماس حرارتی خوب با سطح اندازه گیری انجام می گیرد.

هر IC، ADT7301 و سیم بندی مرتبط و مدارات باید از رطوبت، نشیت و فساد تدریجی درونگهداشت، مخصوصاً در شرایط سرد که انقباض بیشتر اتفاق می افتد.

روغنهای مقاوم در برابر آب و پوششهای تطبیقی می توانند برای حفاظت استفاده شوند سائز کوچکی از بسته ADT7301 اجازه می یابد داخل پروبهای فلزی مهر شده نصب شود که یک محیط بی خطر برای وسیله فراهم می کند.

سنسورهای دمای فرعی میکروپروسسور

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

کامپیوترهای امروز نیاز دارند سخت افزار به خوبی نرم افزار عمل کند ، با وجود چیزهایی که می تواند موجب قفل شدن یا شکستن سیستم شوند . منظور از مانیتورینگ سخت افزار مشاهده آیت‌های بحرانی در محاسبات سیستم و عملکرد صحیح که باید هنگام رخ دادن مشکلات تصحیح کند ، می باشد .

دما و ولتاژ تغذیه میکروپروسسور دو پارامتر بحرانی هستند . اگر ولتاژ تغذیه پائین تر از سطح مینیمم بیاید ، باید تا هنگامیکه ولتاژ به سطوح قابل قبول برگردد اعمال بیشتری صورت گیرد . در بعضی موارد مطلوب است میکروپروسسور تحت شرایط انقطاع در شهر Reset شوند . همچنین شیوه معمول Reset کردن میکروپروسسورها خاموش-روشن کردن آنهاست . روشن کردن باطری پشتیبان شاید مورد نیاز باشد اگر ولتاژ منبع کم است .

تحت شرایط ولتاژ کم متضمن دستور جلوگیری میکروپروسسور از ثبت در خروجی حافظه CMOS بوسیله ممانعت سیگنال تراشه موجود به حافظه خارجی می باشد.

تعدادی از میکروپروسسورها می توانند در فواصل معین با خروجی یک سیگنال « watchdog » برنامه ریزی شوند . مانیتورینگ این دستگاه خبر می دهد که پروسور و نرم افزار آن به درستی کار میکنند و یا اینکه پروسور در یک حلقه بی انتها نرفته است .


نیاز به مانیتورینگ سخت افزار نتیجه ای است که از ICها گرفته شده است که سابقاً « محصولات سرپرستی میکروپروسور » نامیده می شد که بعضی یا همه توابع بالا را انجام می دهد . محدوده این وسایل از Reset دستی ساده ژنراتورها (تولید کننده ها) (با محکم سازی) تا تمام میکروکنترلرهای پایه ریزی شده بر اساس مانیتورینگ زیر مجموعه ها با سنسور های دمای on-chip و ADCها می باشد.

محصولات خانواده ADM وسایل آنالوگ دقیقاً " سرپرستی میکروپروسسورهای مختلف توابع مورد نیاز در سیستم های مختلف را انجام می دهند .

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

دمای CPU در میکروپروسسورهای Pentium بسیار مهم است. به همین دلیل، همه وسایل Pentium جدید یک ترانزیستور PNP فرعی یک تکه دارند که برای مشاهده دمای واقعی تراشه طراحی شده اند. کلکتور PNP فرعی به شکل فرعی وصل می شود و بیس و امیتر روی دو پایه جداگانه Pentium بیرون آورده می شوند.

مانیتور دمای میکروپروسسور ADM1023 دقیقاً "برای بدست آوردن این خروجی ها طراحی شده است و ولتاژ را به کلمه دیجیتال نشان دهنده دمای تراشه تبدیل می کند و برای استفاده با میکروپروسسور Pentium III بهینه شده است. خلاصه شده قسمت فرایند سیگنال آنالوگ ADM1023 در شکل ۸-۲۵ نشان داده شده است.



شکل ۸-۲۵ : ADM1023 مانیتور دمایی میکروپروسسور

ورودی مدار حالت

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

تکنیک استفاده شده برای اندازه گیری دما همانند اصل " $V_{BE} \Delta$ " است که قبلاً در فصل ۷ این کتاب راجع به آن بحث شد. دو جریان مختلف (I و $N.I$) برای سنس ترانزیستور بکار رفته اند و ولتاژ برای هر کدام اندازه گیری می شود.

تغییر در ولتاژ بیس-امیتر ، $V_{BE} \Delta$ ، ولتاژ PTAT است و بوسیله معادله زیر داده می شود :

$$\Delta V_{BE} = \frac{kT}{q} \ln(N). \quad \text{Eq. 8.3}$$

شکل ۲۵-۸ سنسور خروجی یک ترانزیستور PNP فرعی که مانیتورینگ دما در میکروپروسسور را فراهم می کند ، نشان می دهد اما می تواند بطور مساوی بهتر از ترانزیستور دلخواه مانند 2N3904 یا 2N3906 باشد . اگر ترانزیستور دلخواه استفاده شود ، کلکتور باید به بیس وصل شود و نیز زمین نشود . برای جلوگیری کردن از مزاحمت نویز زمین در اندازه گیری ، بیشتر ترمینال منفی سنسور به زمین داده می شود ، اما بالای زمین بوسیله یک دیود داخلی بایاس می شود . اگر سنسور در یک محیط نویزی کار می کند ، ممکن است خازن C بطور دلخواه بعنوان یک فیلتر نویز اضافه شود . مقدار آن نوعاً " 2200 PF " است ، اما نباید بیشتر از 3000PF باشد .

با اندازه گیری $V_{BE} \Delta$ ، سنس ترانزیستور بین عملکرد جریان I و $N.I$ تغییر می کند . شکل موج نتیجه شده از بین یک فیلتر پایین گذر 65kHz عبور میکند تا نویز برداشته شود ، سپس یک آمپلی فایر برشگر تثبیت شده که تابع اصلاح همزمانی و تقویت را انجام می دهد ، ولتاژ dc منتهجه متناسب با V_{BE} است و بوسیله ADC دیجیتال و بعنوان یک کلمه ۱۱ بیتی ذخیره می شود. با کاهش بیشتر تأثیرات نویز فیلترینگ دیجیتال بوسیله میانگین نتایج ۱۶ سیکل اندازه گیری انجام می شود .


برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

بعلاوه ADM1023 شامل یک سنسور دمای یک تکه است و وضعیت سیگنال و اندازه گیری آن در سبک مشابه انجام می گیرد.

یک LSB از ADM1023 مطابق با 0.125°C است و ADC می تواند بطور نظری از 0°C تا 127.875°C را اندازه گیری کند. نتایج محلی و جزئی اندازه گیریهای دما در مقدار رجیسترهای دمای محلی و جزئی ذخیره می شوند و با برنامه ریزی محدود در رجیسترهای محدود کم و زیاد محلی و جزئی که در شکل ۸-۲۶ نشان داده شده اند مقایسه می شوند. خروجی \overline{ALERT} هنگامیکه دمای جزئی یا on-chip خارج از محدوده است آشکار می شود. این خروجی می تواند به عنوان یک وقفه یا بعنوان یک آژیر SMBus استفاده شود.

رجیسترهای محدود می توانند برنامه ریزی شوند و دستگاه از طریق باس مدیریت سیستم ترتیبی (SM BUS) کنترل و ترکیب شوند. مندرجات هر رجیستر همچنین می توانند بوسیله SM BUS بازخوانی شوند. توابع ترکیب و کنترل شامل: تغییر وضعیت وسیله بین عملکرد نرمال و حالت stand by، پنهان یا آشکار کردن خروجی \overline{ALERT} و انتخاب نرخ تبدیل که می تواند از 0.0625Hz تا 8Hz تنظیم شود. کلید مشخصات برای ADM1023 در شکل 8-27 داده شده است.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم



شکل 26-8: بلوک دیاگرام خلاصه شده ADM1023

- ◆ سنس (حس) یک تکه و جزئی میکروپروسسور
- ◆ رجیستر جبران کننده برای کالیبراسیون سیستم
- ◆ 1°C دقت و تفکیک در کانال محلی
- ◆ 0.125°C تفکیک / 1°C دقت در کانال جزئی
- ◆ قابل برنامه ریزی بالا / تحت محدودیت دما
- ◆ سرعت تبدیل قابل برنامه ریزی
- ◆ حمایت باس مدیریتی سیستم آژیر (SMBus)

برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

◆ SMBus ۲- سیمه واسط سریال

◆ $200 \mu A$ حداکثر جریان عملیات (0.25 تبدیل / ثانیه)

◆ $1 \mu A$ جریان standby

◆ +3 تا +5.5 تغذیه

◆ بسته ۱۶ پینی QSOP

شکل 8-27 : کلید مشخصات ADM1023



کاربردهای ADCها در دستگاههای اندازه گیری توان

دستگاههای اندازه گیری انرژی الکترومکانیکی بیش از ۵۰ سال است که عمومی شده اند ، دستگاههای اندازه گیری انرژی حالت جامد ، به مراتب دقت و قابلیت انعطاف پذیری بیشتری را ثبت می کنند . یک دستگاه اندازه گیری حالت جامد خوب طراحی شده عمر مفید طولانی تر خواهد داشت . ICهای اندازه گیری انرژی ADE775X محصولات خانواده طراحی شده برای تکمیل این فاکتورها هستند . (مراجع ۹ و ۱۱)

ما ابتدا باید اصول اندازه گیری توان را مورد بررسی قرار دهیم (شکل 8-28 را ببینید) ولتاژ AC لحظه ای

بوسیله فرمول $v(t) = V \times \cos(\omega t)$ بدست می آید و جریان (فرض کنید همفاز با ولتاژ است) بوسیله

رابطه $i(t) = I \times \cos(\omega t)$. توان لحظ ای از $v(t)$ و $i(t)$ بدست می آید :

$$p(t) = V \times I \times \cos^2(\omega t) \quad \text{Eq. 8.4}$$

برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

از روابط مثلثاتی استفاده می کنیم:

$$2\cos^2(\omega t) = 1 + \cos(2\omega t), \quad \text{Eq. 8.5}$$

$$p(t) = \frac{V \times I}{2} [1 + \cos(2\omega t)] = \quad \text{8.6 توان لحظه ای}$$

توان حقیقی لحظه ای فقط میانگین مقادیر $p(t)$ است. می توان نشان داد که محاسبه توان حقیقی لحظه ای در این روش نتایج درستی می دهد اگر جریان همفاز با ولتاژ نباشد. (یعنی ضریب قدرت ۱ نیست بوسیله تعریف، ضریب قدرت برابر با $\cos\theta$ است که در آن θ زاویه فاز بین ولتاژ و جریان است) همچنین توان حقیقی صحیح را به ما می دهد اگر شکل موجها غیر سینوسی باشند.

(ولتاژ لحظه ای) :

$$v(t) = V \times \cos(\omega t)$$

(جریان لحظه ای) :

$$i(t) = I \times \cos(\omega t)$$

(توان لحظه ای) :

$$p(t) = V \times I \cos^2(\omega t)$$

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

$$p(t) = \frac{V \times I}{2} [1 + \cos(2\omega t)]$$

توان حقیقی = میانگین مقادیر $p(t)$


شامل تأثیرات ضریب قدرت و تغییر شکل موج

شکل 8-28: اساس اندازه گیری توان

ADE7755 این محاسبات را انجام می دهد، و یک بلوک دیاگرام که در شکل 8-29 نشان داده شده است.

دو ADC سیگنالهای ولتاژ را از ترانسدیو سرهای ولتاژ و جریان دیجیتال می کند. این ADCها دو دسته ۱۶ بیتی $\Sigma-\Delta$ با یک محدوده نمونه ورودی از 900 Ksps هستند. این ورودی آنالوگ ساختار واسطها (interfacing) ترانسدیوسر را بوسیله تولید یک محدوده دینامیک وسیع برای اتصال مستقیم به ترانسدیوسر و همچنین به وسیله اختصار طراحی فیلتر antialiasing بسیار ساده می کند. یک مرحله گین قابل برنامه ریزی در کانال، جریان interfacing ترانسدیوسر را آسان می کند. یک فیلتر بالا گذر در کانال جریان هر جزء dc از سیگنال جریان را برمی دارد. این فیلتر هر نادرستی در محاسبه توان حقیقی را به واسطه حذف سیگنالهای جریان یا ولتاژ جبران میکند.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرمان سایت و به همراه فونت های لازم




شکل 8-29: فرآیند سیگنال IC اندازه گیری انرژی ADE7755

محاسبه توان حقیقی از سیگنال توان لحظه ای بدست می آید. سیگنال توان لحظه ای با افزایش خطی سیگنال های جریان و ولتاژ تولید می شود. برای استخراج کردن مؤلفه توان حقیقی (یعنی مؤلفه DC) ، سیگنال توان لحظه ای از فیلتر پایین گذر عبور می کند. شکل 8-29 سیگنال توان لحظه ای را شرح می دهد و نشان می دهد چطور اطلاعات توان حقیقی می تواند بوسیله فیلتر پایین گذر سیگنال توان لحظه ای استخراج شوند. این روش به درستی توان حقیقی را برای شکل موجهای جریان و ولتاژ غیر سینوسی در همه ضرایب قدرت محاسبه می کند. تمام سیگنال های فرآیند، در حوزه دیجیتال برای ثبات بیشتر دما و زمان انجام می شوند.

خروجی فرکانس پایین ADE7755 بوسیله جمع آوری اطلاعات توان حقیقی تولید می شود (شکل 8-30 را ببینید). این فرکانس پایین بطور ذاتی (ذاتاً) متوسط جمع آوری طولانی زمان بین پالسهای خروجی است. بنابراین فرکانس خروجی متناسب با میانگین توان حقیقی است. این میانگین اطلاعات

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر م سایت و به همراه فونت های لازم

توان حقیقی می تواند ، به نوبت ، جمع آوری گردد . (مثلاً " بوسیله یک شمارنده) تا اطلاعات انرژی حقیقی را تولید کند . به همین دلیل فرکانس خروجی بالا و زمان جمع آوری کوتاهتر ، خروجی CF متناسب با توان حقیقی لحظه ای است . این روش برای کالیبراسیون سیستم مفید است که تحت شرایط بار ماندگار قرار بگیرد .




شکل 8-30: IC دستگاه اندازه گیری انرژی ADE7755 با پالس خروجی

شکل 8-31 یک دیاگرام اتصال نوعی برای کانال V_1 و V_2 را نشان می دهد . یک CT (ترانسفورماتور جریان) ترانسدیوسر برای سنس جریان کانال V_1 انتخاب شده است . توجه کنید که ولتاژ مد مشترک برای کانال 1 AGND است و با بستن وسط بار مقاومت به AGND راه اندازی می شود . این از CT سیگنال های ورودی آنالوگ مکملی برای V_{IP} و V_{IN} تولید می کند . نسبت تبدیل CT و مقاومت بار

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

R_b انتخاب می شوند تا ولتاژ تفاضل پیک از $\pm 470 \mu V$ بر تقویت در بار ماکزیمم را بدهد.

Sensing ولتاژ کانال ۲ با یک PT (ترانس ولتاژ) کانال شده تا کاملا " از خط قدرت عایق شود.



شکل 31-8: نوعی برای کانال ۱ (جریان سنس) و کانال ۲ (ولتاژ سنس)

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

AD7730/AD7730L

کاربردها:

مدار PGA ساخته شده روی یک قطعه به AD7730 اجازه میدهد که ولتاژ ورودی آنالوگ با دامنه پایین 10mv در مقیاس کامل دارند را نگه دارد. این عمل به کاربر اجازه میدهد که به صورت مستقیم ورودی AD7730 را به مبدل وصل کند. AD7730 در اصل برای مقیاس کاربردهای وزن پیل بار خارجی در نظر گرفته شده بود. عمومیت کاربردها دارایی یک مبدل اندازه نمای تغییر شکل که مقاومت آن زمانی که تحت معرض فشار مکانیکی قرار میگیرند تغییر میکند میباشد. به طور نرمال اندازه نماها در یک ترتیب پل Wheatstone پیکر بندی شده اند. اندازه نمای تغییر شکل و سیله ای است کم اثر و نیازمند ولتاژ تحریک (با در برخی موارد ولتاژ جریان) جهت نتیجه گرفتن خروجی ولتاژ میباشد. دو نوع از محرکهای ولتاژ برای پل قابل تامین هستند: تحریک DC و تحریک AC.

این موارد در بخش زیر تشریح شده اند. تا زمانی که مطلوب در بیشتر کاربردها باید در یک محلول تک تامین شود(گاهی اوقات به وسیله قابلیت

تامین AD7730 میا شد) برخی کاربردها یک ولتاژ تحریک دو قطبی را جهت افزایش ولتاژ خروجی برق تامین میکنند. در چنین مواردی ولتاژ ورودی به کاربر داده شده برای AD7730 میتواند به طور جزئی با

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

توجه به زمین منفی با شد. شکل ۲۳ چگونگی پیکربندی AD7730 جهت نگهداری این نوع از سیگنال ورودی را نشان میدهد.

تحریک DC پل:


در کاربردهای تحریک DC ولتاژ تحریک تامین شده برای یک پل یک ولتاژ DC ثابت میباشد. اتصال بین AD7730 و پل در این نوع از کاربرد راست میباشند. همانطور که در شکل ۲۳ نشان داده شده است. پیکربندی پل نشان داده شده، یک پیکربندی ۶ رابط برق با رابط های برقی بازگشتی جداگانه برای خطوط مرجع میباشد. این عمل اثر نیرو را بر ولتاژ تحریک پیل بار خارجی باعث میشود موجب حذف و افت ولتاژ منجر شده توسط جریان تحریکجاری در مقاومت های رابط برق میشود. در کاربردهایی که طول رابط های برق کوتاه هستند یک پیکربندی ۴ سیمی میتواند با ولتاژ محرک استفاده شود و زمین آنالوگ AD7730 مربوط به پایانه های REF IN(+) و REF IN(-) وصل شود. نشان دادن یک امتیاز عمده از AD7730 ولتاژ تحریک 5v برای پل میتواند به طور مستقیم به عنوان ولتاژ منبع برای AD7730 حذف نیاز به مقاومت ها تطبیق دقیق در تولید یک منبع مقیاس پایین مورد استفاده قرار گیرد. کاربرد یک متریک نسبی با تغییر اتی در ولتاژ تحریک منعکس شده در تغییرات ولتاژ ورودی آنالوگ و ولتاژ منبع AD7730 میباشد. به علت اینکه AD7730 به طور واقعی یک بخش متریک نسبی است با ولتاژ منبع و ولتاژهای تحریک مساوی است. این امکان وجود دارد که رد ولتاژ تحریک کلی آن محاسبه کرد. این دیگر تبدیل گرهایی است که یک علامت مجزا از رد منبع ورودی های آنالوگ و تامین نیرو میدهند، تشابه ندارد. رد ترکیب شده برای AD7730 زمانی که در ولتاژ تحریک حرکت میکند) که ولتاژ تامین نیرو هم بود) بهتر از 115db در زمان اندازه گیری با یک شبیه ساز پیل بار خارجی میباشد.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

ملاحظات تغییر در خروجی یک مدار الکتریکی برای کاربردهای پیل بار خارجی یک نگرانی اصولی میباشند. برای این کاربردها پیشنهاد میشود که AD7730 در مد CHOP جهت افزایش منافع نمایش تغییر در خروجی مدار الکتریکی بخش مد CHOP راه اندازی میشود. یکی از متداول ترین اثرات تغییر ناخواسته در خروجی مدار الکتریکی زوج گرمایی پارازیتی میباشند. اثرات زوج گرمایی هر زمان که تقاطع بین دو فلز غیر مشابه صورت میگیرد تولید میشوند تمام اجزا در مسیر منفرد باید برای کمینه کردن اثرات زوج گرمایی انتخاب شوند. باید از سوکتهای IC و انتخاب رابط ها تا حد ممکن اجتناب کرد. تا زمانی که این برای حذف تمام اثرات زوج گرمایی ممکن باشد تلاش برای یکنواخت سازی زوج های گرمایی بر هر پایه ورودی مختلف جهت کمینه کردن اختلاف ولتاژ تولید شده باید صورت بگیرد.



برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر سایت و به همراه فونت های لازمه



شکل ۲۳: اتصالات نمونه برای کاربرد پل تحریک DC

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

طول دراز بار خروجی از پل تا AD7730 پیکاپ بسامد نیروی برق بر روی ورودی آنالوگ ورودی منبع و فراهم کردن نیرو را به هم متصل میکند. ورودی های AD7730 میانگیردار هستند که به کابر اجازه میدهند تا به خازن های کاهش صدا که در کاربرد ضروری هستند متصل شود. AD7730 مد متداول و مد نرمال بسامد نیروی برق بر ورودی های آنالوگ و منبع را افزایش میدهد. در مد CHOP باید در انتخاب نرخ به روز رسانی خروجی دقت شود تا به کاهش بسامد خطی منجر نشود. (مراجعه کنید به بخش فیلترینگ دیجیتال) آفست ورودی در جریان با AD7730 ماکزیمم 10nA میباشد که منجر به یک ماکزیمم ولتاژ آفست DC 1.75mv در کاربرد 350Ω میشود. با توجه به مقاومت ظاهری بزرگ بر روی میله های ورودی منبع باید دقت شود که این ورودی ها میانگیردار نیستند و مقاومت ظاهری منبع میتواند منجر به بروز خطا شود.

در بسیاری از کاربردهای پیل بار خارجی یک بخش از دامنه دینامیک خروجی پل به وسیله وزن لاوک یا وزن خالص مصرف میشود. در چنین کاربردهایی وزن خالص DAC ۶ بایستی AD7730 میتواند برای تنظیم کردن این وزن خالص استفاده شود.

تحریک AC پل :

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

تحریک AC پل بسیاری از نگرانی ها در مورد زوج گرمایی آفست و اثرات تغییر در خروجی مدار الکتریکی مواجه شده در کاربردهای تحریک DC را مورد توجه قرار میدهد. در یک تحریک AC قطبیت ولتاژ تحریک پل در چرخه های متناوب معکوس میشود. نتیجه حذف خطاهای DC در توسعه یک طرح سیستمی پیچیده تر میباشد. شکل ۲۴ اتصالات کاربرد پل با تحریک AC بر اساس AD7730 را خلاصه کرده است.

ولتاژ تحریک پل باید بر چرخه های معکوس سوئیچ شود. ترانزیستورهای T1 تا T4 در شکل ۲۴ سوئیچ کردن ولتاژ تحریک را نمایش میدهند. این ترانزیستورها میتوانند به طور نا پیوسته با دو قطبی مطابقت کند یا ترانزیستورهای MOS یا چپ درایور پل اختصاصی مانند 4427 میتواند برای این کار استفاده شوند.

از آنجایی که ولتاژ ورودی آنالوگ و ولتاژ منبع در چرخه های متناوب معکوس شده اند، AD7730 باید با این معکوس شدن تحریک همزمان شود. برای اجازه دادن به AD7730 جهت همزمان شده خود آن با این سوئیچینگ کنترل منطقی را برای سوئیچینگ ولتاژ تحریک آماده میکند. سیگنالها، خروجی ACX، CMOS های غیر مشترک و ACX میباشد. یکی از مشکلاتی که با تحریک AC مواجه میشود قرار دادن زمان هم پیوند با سیگنالهای ورودی آنالوگ پس از اینکه ولتاژ تحریک سوئیچ شده میباشد. این مورد به ویژه در کاربردهایی که در طول دراز بار خارجی از پل تا AD7730 است درست میباشد.


برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

این بدان معناست که تبدیلگر میتواند خطاها را معکوس کند. زیرا این سیگنالهای در فرایندند که به طور کامل قرار نشده اند. AD7730 این مساله را با اجازه دادن به کاربر به برنامه ریزی یک تاخیر هزینه بیشتر از 418.75μ بین سوئیچینگ سیگنالهای ACX و فرایند داده ها در ورودی آنالوگ مورد توجه قرار داده AD7733 نیز بسامد سوئیچینگ ACX را در مطابقت با نرخ به روز رسانی خروجی مقیاس میگذارد این عمل از موقعیتهایی که پل در یک سرعت غیر ضروری سریعتر از نیاز سیستم سوئیچ میکند اجتناب میکند.

این واقعیت که AD7730 میتواند ولتاژهای منبع که مانند ولتاژهای تحریک هستند را نگه دارد به ویژه در تحریک AC که به ترتیب تقسیم کنند. مقاومت در خروجی منبع به زمان قرار دادن با نرخ سوئیچینگ اضافه میشود مفید است.



برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر سایت و به همراه فونت های لازم



شکل ۲۴: اتصالات نمونه برای کاربرد پل با تحریک AC

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

تحریک دو قطبی پل:

همانطور که در بحث پیشین مطرح شد برخی از کاربردها نیازمند این هستند که AD7730 ورودی ها را از پلی که به وسیله یک ولتاژ دو قطبی تحریک شده نگه دارند. تعداد کاربردهایی که به این مورد نیاز دارند محدود است. اما با اضافه کردن برخی اجزا خارجی AD7730 قادر به نگه داری چنین سیگنالهایی است. شکل ۲۵ یک دیدگاه از این مشکل را نشان میدهد.

مثال نشان داده شده یک پل تحریک شده DC است که از $\pm 5V$ مشتق شده است. در چنین مداری دو مساله باید مورد توجه قرار گیرند. اول اینکه چگونه AD7730 ولتاژهای ورودی را نزدیک یا زیر زمین نگه دارد و دوم اینکه چگونه به ولتاژ تحریک 10V که در مقابل پل ظاهر میشود و ولتاژ منبع مناسبی برای AD7730 تولید میکند رسید. مدار شکل ۲۵ تلاش میکند که به این دو مورد در یک زمان توجه کند.

تجهیزات دیجیتال و آنالوگ AD7730 میتواند بوطری تقسیم شوند که AV_{DD} و DV_{DD} بتوانند در پتانسیل های جداگانه و AGND و DGND نیز بتوانند پتانسیل های جداگانه باشند. تنها شرط این است که AV_{DD} یا DV_{DD} نباید به AGND با 5.5V تجاوز کنند. در شکل ۲۵، DV_{DD} در 3V عمل میکنند که به AGND اجازه میدهد تا -2.5V با توجه به زمین سیستم پایین بیاید. این بدان معناست که تمام سیگنالهای منطقی مربوط به بخش با توجه به زمین سیستم نباید از 3V تجاوز کنند. AV_{DD} در 2.5V+ با توجه به زمین سیستم عمل میکند. پل با 10V در مقابل ورودی هایش تحریک شده است. خروجی پل در اطراف نقطه میانی ولتاژهای تحریک که در این مورد زمین سیستم یا 0V میباشد است. برای ولتاژ مد متداول ورودی های آنالوگ جهت تنظیم شده AGND مربوط به AD7730 باید زیر زمین سیستم با

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازمه

مینیمم 1.2v باشد. ولتاژ تحریک 10v باید به 5v درجه بندی شود قبل از به کار بستن به عنوان ولتاژ منبع برای AD7730.

رشته مقاومت R1,R2,R3 ولتاژ تحریک 10v را دارد و اختلاف ولتاژ بصورت ظاهری 5v را تولید میکند. تقویت کننده های A1,A2 ولتاژهای رشته مقاومت را بافر میکنند. و ولتاژهای AV_{DD} و AGND را بصورت ولتاژهای REF IN(+) و REF IN(-) برای AD7730 تامین میکند. اختلاف ولتاژ منبع مربوط به بخش 5v است. AD7730 عملکرد متریک نسبی خود را با این تغییر ولتاژ منبع مطابق با ولتاژ ورودی آنالوگ حفظ میکند.


مقادیر مقاومت ها در رشته مقاومت می تواند تغییر کند تا به یک ولتاژ DV_{DD} اجازه دهد. برای مثال اگر $R_1 = 3k\Omega, R_2 = 10k\Omega$ و $R_3 = 7k\Omega$ باشند ولتاژهای AGND به ترتیب +3.5v و -1.5v میشوند. این مورد به AD7730 اجازه میدهد که با یک ولتاژ $+3.6 DV_{DD}$ استفاده شود در حالی که هنوز دامنه آنالوگ اجازه دارد که در دامنه متدوال معین باشد.

یک طرح متناوب از این مورد تولید ولتاژهای AV_{DD} و AGND از متعادل کردن یا دیودهای Zenex مشتق شده از به ترتیب +5v و -5v میباشد.

ولتاژ منبع برای بخشی که به همین شیوه تولید میشود خلاصه میشود اما تقویت کننده های A1,A2 برای بافر کردن ولتاژها به صورتی که اکنون آنها تنها میله های منبع AD7730 را به راه می اندازند مورد

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر م سایت و به همراه فونت های لازمه

نیاز نیستند. هر چند باید در این طرح جهت مطمئن شدن از اینکه ولتاژ REF IN(+) به AV_{DD} تجاوز نمیکند و اینکه REF IN(-) زیر AGND نیست دقت شود.



برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم



Bridge Transducer ADC

AD7730/AD7730L

KEY FEATURES

- Resolution of 230,000 Counts (Peak-to-Peak)
- Offset Drift: 5 nV/°C
- Gain Drift: 2 ppm/°C
- Line Frequency Rejection: >150 dB
- Buffered Differential Inputs
- Programmable Filter Cutoffs
- Specified for Drift Over Time
- Operates with Reference Voltages of 1 V to 5 V

ADDITIONAL FEATURES

- Two-Channel Programmable Gain Front End
- On-Chip DAC for Offset/TARE Removal
- FASTStep™ Mode
- AC or DC Excitation
- Single Supply Operation

APPLICATIONS

- Weigh Scales
- Pressure Measurement

GENERAL DESCRIPTION

The AD7730 is a complete analog front end for weigh-scale and pressure measurement applications. The device accepts low-level signals directly from a transducer and outputs a serial digital word. The input signal is applied to a proprietary programmable gain front end based around an analog modulator.

The modulator output is processed by a low pass programmable digital filter, allowing adjustment of filter cutoff, output rate and settling time.

The part features two buffered differential programmable gain analog inputs as well as a differential reference input. The part operates from a single +5 V supply. It accepts four unipolar analog input ranges: 0 mV to +10 mV, +20 mV, +40 mV and +80 mV and four bipolar ranges: ±10 mV, ±20 mV, ±40 mV and ±80 mV. The peak-to-peak resolution achievable directly from the part is 1 in 230,000 counts. An on-chip 6-bit DAC allows the removal of TARE voltages. Clock signals for synchronizing ac excitation of the bridge are also provided.


The serial interface on the part can be configured for three-wire operation and is compatible with microcontrollers and digital signal processors. The AD7730 contains self-calibration and system calibration options, and features an offset drift of less than 5 nV/°C and a gain drift of less than 2 ppm/°C.

The AD7730 is available in a 24-pin plastic DIP, a 24-lead SOIC and 24-lead TSSOP package. The AD7730L is available in a 24-lead SOIC and 24-lead TSSOP package.

NOTE

The description of the functions and operation given in this data sheet apply to both the AD7730 and AD7730L. Specifications and performance parameters differ for the parts. Specifications for the AD7730L are outlined in Appendix A.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر سایت و به همراه فونت های لازم



برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

FASTStep is a trademark of Analog Devices, Inc.

REV. A

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Tel: 781/329-4700 World Wide Web Site: <http://www.analog.com>

Fax: 781/326-8703

© Analog Devices, Inc., 1998

AD7730-SPECIFICATIONS ($V_{DD} = +5\text{ V}$, $DV_{DD} = +3\text{ V or } +5\text{ V}$; REF IN(+) = V_{DD} ; REF IN(-) = AGND = DGND = 0 V; $f_{CLK IN} = 4.9152\text{ MHz}$. All specifications T_{MIN} to T_{MAX} unless otherwise noted.)

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

Parameter	B Version ¹	Units	Conditions/Comments
STATIC PERFORMANCE (CHP = 1)			
No Missing Codes ²	24	Bits min	
Output Noise and Update Rates ²	See Tables I & II		
Integral Nonlinearity	18	ppm of FSR max	
Offset Error ²	See Note 3		Offset Error and Offset Drift Refer to Both Unipolar Offset and Bipolar Zero Errors
Offset Drift vs. Temperature ²	5	nV/°C typ	
Offset Drift vs. Time ⁴	25	nV/1000 Hours typ	
Positive Full-Scale Error ^{2,5}	See Note 3		
Positive Full-Scale Drift vs. Temp ^{2,6,7}	2	ppm of FS/°C max	
Positive Full-Scale Drift vs. Time ⁴	10	ppm of FS/1000 Hours typ	
Gain Error ^{2,8}	See Note 3		
Gain Drift vs. Temperature ^{2,6,9}	2	ppm/°C max	
Gain Drift vs. Time ⁴	10	ppm/1000 Hours typ	
Bipolar Negative Full-Scale Error ²	See Note 3		
Negative Full-Scale Drift vs. Temp ^{2,6}	2	ppm of FS/°C max	
Power Supply Rejection	120	dB typ	Measured with Zero Differential Voltage
Common-Mode Rejection (CMR)	120	dB min	At DC. Measured with Zero Differential Voltage
Analog Input DC Bias Current ²	50	nA max	
Analog Input DC Bias Current Drift ²	100	pA/°C typ	
Analog Input DC Offset Current ²	10	nA max	
Analog Input DC Offset Current Drift ²	50	pA/°C typ	
STATIC PERFORMANCE (CHP = 0) ²			
No Missing Codes	24	Bits min	SKIP = 0 ¹⁰
Output Noise and Update Rates	See Tables III & IV		
Integral Nonlinearity	18	ppm of FSR max	
Offset Error	See Note 3		Offset Error and Offset Drift Refer to Both Unipolar Offset and Bipolar Zero Errors
Offset Drift vs. Temperature ⁶	0.5	µV/°C typ	
Offset Drift vs. Time ⁴	2.5	µV/1000 Hours typ	
Positive Full-Scale Error ⁵	See Note 3		
Positive Full-Scale Drift vs. Temp ^{6,7}	0.6	µV/°C typ	
Positive Full-Scale Drift vs. Time ⁴	3	µV/1000 Hours typ	
Gain Error ⁸	See Note 3		
Gain Drift vs. Temperature ^{6,9}	2	ppm/°C typ	
Gain Drift vs. Time ⁴	10	ppm/1000 Hours typ	
Bipolar Negative Full-Scale Error	See Note 3		
Negative Full-Scale Drift vs. Temp	0.6	µV/°C typ	
Power Supply Rejection	90	dB typ	Measured with Zero Differential Voltage
Common-Mode Rejection (CMR) on AIN	100	dB typ	At DC. Measured with Zero Differential Voltage
CMR on REF IN	120	dB typ	At DC. Measured with Zero Differential Voltage
Analog Input DC Bias Current	60	nA max	
Analog Input DC Bias Current Drift	150	pA/°C typ	
Analog Input DC Offset Current	30	nA max	
Analog Input DC Offset Current Drift	100	pA/°C typ	

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

ANALOG INPUTS/REFERENCE INPUTS			
Normal-Mode 50 Hz Rejection ²	88	dB min	From 49 Hz to 51 Hz
Normal-Mode 60 Hz Rejection ²	88	dB min	From 59 Hz to 61 Hz
Common-Mode 50 Hz Rejection ²	120	dB min	From 49 Hz to 51 Hz
Common-Mode 60 Hz Rejection ²	120	dB min	From 59 Hz to 61 Hz
Analog Inputs			
Differential Input Voltage Ranges ¹¹			
	0 to +10 or ±10	mV nom	Assuming 2.5 V or 5 V Reference with HIREF Bit Set Appropriately
	0 to +20 or ±20	mV nom	Gain = 250
	0 to +40 or ±40	mV nom	Gain = 125
	0 to +80 or ±80	mV nom	Gain = 62.5
Absolute/Common-Mode Voltage ¹²			
	AGND + 1.2 V	V min	Gain = 31.25
	AV _{DD} - 0.95 V	V max	
Reference Input			
REF IN(+) - REF IN(-) Voltage	+2.5	V nom	HIREF Bit of Mode Register = 0
REF IN(+) - REF IN(-) Voltage	+5	V nom	HIREF Bit of Mode Register = 1
Absolute/Common-Mode Voltage ¹³			
	AGND - 30 mV	V min	
	AV _{DD} + 30 mV	V max	
NO REF Trigger Voltage			
	0.3	V min	NO REF Bit Active If V _{REF} Below This Voltage
	0.65	V max	NO REF Bit Inactive If V _{REF} Above This Voltage



برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

Parameter	B Version ¹	Units	Conditions/Comments
LOGIC INPUTS			
Input Current All Inputs Except SCLK and MCLK IN	±10	µA max	
V _{INL} , Input Low Voltage	0.8	V max	DV _{DD} = +5 V
V _{INL} , Input Low Voltage	0.4	V max	DV _{DD} = +3 V
V _{INH} , Input High Voltage	2.0	V min	
SCLK Only (Schmitt Triggered Input)			
V _{T+}	1.4/3	V min to V max	DV _{DD} = +5 V
V _{T+}	1/2.5	V min to V max	DV _{DD} = +3 V
V _{T-}	0.8/1.4	V min to V max	DV _{DD} = +5 V
V _{T-}	0.4/1.1	V min to V max	DV _{DD} = +3 V
V _{T+} - V _{T-}	0.4/0.8	V min to V max	DV _{DD} = +5 V
V _{T+} - V _{T-}	0.4/0.8	V min to V max	DV _{DD} = +3 V
MCLK IN Only			
V _{INL} , Input Low Voltage	0.8	V max	DV _{DD} = +5 V
V _{INL} , Input Low Voltage	0.4	V max	DV _{DD} = +3 V
V _{INH} , Input High Voltage	3.5	V min	DV _{DD} = +5 V
V _{INH} , Input High Voltage	2.5	V min	DV _{DD} = +3 V
LOGIC OUTPUTS (Including MCLK OUT)			
V _{OL} , Output Low Voltage	0.4	V max	I _{SINK} = 800 µA Except for MCLK OUT ¹⁴ ; V _{DD} ¹⁵ = +5 V
V _{OL} , Output Low Voltage	0.4	V max	I _{SINK} = 100 µA Except for MCLK OUT ¹⁴ ; V _{DD} ¹⁵ = +3 V
V _{OH} , Output High Voltage	4.0	V min	I _{SOURCE} = 200 µA Except for MCLK OUT ¹⁴ ; V _{DD} ¹⁵ = +5 V
V _{OH} , Output High Voltage	V _{DD} - 0.6 V	V min	I _{SOURCE} = 100 µA Except for MCLK OUT ¹⁴ ; V _{DD} ¹⁵ = +3 V
Floating State Leakage Current	±10	µA max	
Floating State Output Capacitance ²	6	pF typ	

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

TRANSUCER BURNOUT			
AIN1 (+) Current	-100	nA nom	
AIN1 (-) Current	100	nA nom	
Initial Tolerance @ 25°C	±10	% typ	
Drift ²	0.1	%/°C typ	
OFFSET (TARE) DAC			
Resolution	6	Bit	2.5 mV Nominal with 5 V Reference (REF IN/2000)
LSB Size	2.3/2.6	mV min/mV max	
DAC Drift ¹⁶	2.5	ppm/°C max	Guaranteed Monotonic
DAC Drift vs. Time ^{4, 16}	25	ppm/1000 Hours typ	
Differential Linearity	-0.25/+0.75	LSB max	
SYSTEM CALIBRATION			
Positive Full-Scale Calibration Limit ¹⁷	1.05 × FS	V max	FS Is the Nominal Full-Scale Voltage (10 mV, 20 mV, 40 mV or 80 mV)
Negative Full-Scale Calibration Limit ¹⁷	-1.05 × FS	V max	
Offset Calibration Limit ¹⁸	-1.05 × FS	V max	
Input Span ¹⁷	0.8 × FS	V min	
	2.1 × FS	V max	
POWER REQUIREMENTS			
Power Supply Voltages			
AV _{DD} - AGND Voltage	+4.75 to +5.25	V min to V max	With AGND = 0 V
DV _{DD} Voltage	+2.7 to +5.25	V min to V max	
Power Supply Currents			External MCLK. Digital I/Ps = 0 V or DV _{DD}
AV _{DD} Current (Normal Mode)	10.3	mA max	All Input Ranges Except 0 mV to +10 mV and ±10 mV
AV _{DD} Current (Normal Mode)	22.3	mA max	Input Ranges of 0 mV to +10 mV and ±10 mV Only
DV _{DD} Current (Normal Mode)	1.3	mA max	DV _{DD} of 2.7 V to 3.3 V
DV _{DD} Current (Normal Mode)	2.7	mA max	DV _{DD} of 4.75 V to 5.25 V
AV _{DD} + DV _{DD} Current (Standby Mode)	25	µA max	Typically 10 µA. External MCLK IN = 0 V or DV _{DD}
Power Dissipation			AV _{DD} = DV _{DD} = +5 V. Digital I/Ps = 0 V or DV _{DD}
Normal Mode	65	mW max	All Input Ranges Except 0 mV to +10 mV and ±10 mV
	125	mW max	Input Ranges of 0 mV to +10 mV and ±10 mV Only
Standby Mode	125	µW max	Typically 50 µW. External MCLK IN = 0 V or DV _{DD}

AD7730/AD7730L

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

NOTES

¹Temperature range: -40°C to +85°C.

²Sample tested during initial release.

³The offset (or zero) numbers with CHP = 1 are typically 3 μ V precalibration. Internal zero-scale calibration reduces this by about 1 μ V. Offset numbers with CHP = 0 can be up to 1 mV precalibration. Internal zero-scale calibration reduces this to 2 μ V typical. System zero-scale calibration reduces offset numbers with CHP = 1 and CHP = 0 to the order of the noise. Gain errors can be up to 3000 ppm precalibration with CHP = 0 and CHP = 1. Performing internal full-scale calibrations on the 80 mV range reduces the gain error to less than 100 ppm for the 80 mV and 40 mV ranges, to about 250 ppm for the 20 mV range and to about 500 ppm on the 10 mV range. System full-scale calibration reduces this to the order of the noise. Positive and negative full-scale errors can be calculated from the offset and gain errors.

⁴These numbers are generated during life testing of the part.

⁵Positive Full-Scale Error includes Offset Errors (Unipolar Offset Error or Bipolar Zero Error) and applies to both unipolar and bipolar input ranges. See Terminology.

⁶Recalibration at any temperature will remove these errors.

⁷Full-Scale Drift includes Offset Drift (Unipolar Offset Drift or Bipolar Zero Drift) and applies to both unipolar and bipolar input ranges.

⁸Gain Error is a measure of the difference between the measured and the ideal span between any two points in the transfer function. The two points used to calculate the gain error are positive full scale and negative full scale. See Terminology.

⁹Gain Error Drift is a span drift and is effectively the drift of the part if zero-scale calibrations only were performed.

¹⁰No Missing Codes performance with CHP = 0 and SKIP = 1 is reduced below 24 bits for SF words lower than 180 decimal.

¹¹The analog input voltage range on the AIN1(+) and AIN2(+) inputs is given here with respect to the voltage on the AIN1(-) and AIN2(-) inputs respectively.

¹²The common-mode voltage range on the input pairs applies provided the absolute input voltage specification is obeyed.

¹³The common-mode voltage range on the reference input pair (REF IN(+) and REF IN(-)) applies provided the absolute input voltage specification is obeyed.

¹⁴These logic output levels apply to the MCLK OUT output only when it is loaded with a single CMOS load.

¹⁵ V_{DD} refers to DV_{DD} for all logic outputs except D0, D1, ACX and ACX where it refers to AV_{DD} . In other words, the output logic high for these four outputs is determined by AV_{DD} .

¹⁶This number represents the total drift of the channel with a zero input and the DAC output near full scale.

¹⁷After calibration, if the input voltage exceeds positive full scale, the converter will output all 1s. If the input is less than negative full scale, the device outputs all 0s.

¹⁸These calibration and span limits apply provided the absolute input voltage specification is obeyed. The offset calibration limit applies to both the unipolar zero point and the bipolar zero point.

Specifications subject to change without notice.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

TIMING CHARACTERISTICS^{1,2} ($AV_{DD} = +4.75\text{ V to }+5.25\text{ V}$; $DV_{DD} = +2.7\text{ V to }+5.25\text{ V}$; $AGND = DGND = 0\text{ V}$; $f_{CLKIN} = 4.9152\text{ MHz}$; Input Logic 0 = 0 V, Logic 1 = DV_{DD} unless otherwise noted).

Parameter	Limit at T_{MIN} to T_{MAX} (B Version)	Units	Conditions/Comments
Master Clock Range	1 5	MHz min MHz max	For Specified Performance
t_1	50	ns min	$\overline{\text{SYNC}}$ Pulsewidth
t_2	50	ns min	$\overline{\text{RESET}}$ Pulsewidth
Read Operation			
t_3	0	ns min	$\overline{\text{RDY}}$ to $\overline{\text{CS}}$ Setup Time
t_4	0	ns min	$\overline{\text{CS}}$ Falling Edge to SCLK Active Edge Setup Time ³
t_5^4	0	ns min	SCLK Active Edge to Data Valid Delay ³
	60	ns max	$DV_{DD} = +4.75\text{ V to }+5.25\text{ V}$
	80	ns max	$DV_{DD} = +2.75\text{ V to }+3.3\text{ V}$
$t_{5A}^{4,5}$	0	ns min	$\overline{\text{CS}}$ Falling Edge to Data Valid Delay
	60	ns max	$DV_{DD} = +4.75\text{ V to }+5.25\text{ V}$
	80	ns max	$DV_{DD} = +2.7\text{ V to }+3.3\text{ V}$
t_6	100	ns min	SCLK High Pulsewidth
t_7	100	ns min	SCLK Low Pulsewidth
t_8	0	ns min	$\overline{\text{CS}}$ Rising Edge to SCLK Inactive Edge Hold Time ³
t_9^6	10	ns min	Bus Relinquish Time after SCLK Inactive Edge ³
	80	ns max	
t_{10}	100	ns max	SCLK Active Edge to $\overline{\text{RDY}}$ High ^{3,7}
Write Operation			
t_{11}	0	ns min	$\overline{\text{CS}}$ Falling Edge to SCLK Active Edge Setup Time ³
t_{12}	30	ns min	Data Valid to SCLK Edge Setup Time
t_{13}	25	ns min	Data Valid to SCLK Edge Hold Time
t_{14}	100	ns min	SCLK High Pulsewidth
t_{15}	100	ns min	SCLK Low Pulsewidth
t_{16}	0	ns min	$\overline{\text{CS}}$ Rising Edge to SCLK Edge Hold Time

برای دریافت فایل Word پروژه به سایت **ویکی پاور** مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

NOTES

¹Sample tested during initial release to ensure compliance. All input signals are specified with $t_r = t_f = 5$ ns (10% to 90% of DV_{CC}) and timed from a voltage level of 1.6 V.

²See Figures 18 and 19.

³SCLK active edge is falling edge of SCLK with POL = 1; SCLK active edge is rising edge of SCLK with POL = 0.

⁴These numbers are measured with the load circuit of Figure 1 and defined as the time required for the output to cross the V_{OL} or V_{OH} limits.

⁵This specification only comes into play if \overline{CS} goes low while SCLK is low (POL = 1) or if \overline{CS} goes low while SCLK is high (POL = 0). It is primarily required for interfacing to DSP machines.

⁶These numbers are derived from the measured time taken by the data output to change 0.5 V when loaded with the circuit of Figure 1. The measured number is then extrapolated back to remove effects of charging or discharging the 50 pF capacitor. This means that the times quoted in the timing characteristics are the true bus relinquish times of the part and as such are independent of external bus loading capacitances.

⁷ \overline{RDY} returns high after the first read from the device after an output update. The same data can be read again, if required, while \overline{RDY} is high, although care should be taken that subsequent reads do not occur close to the next output update.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر م سایت و به همراه فونت های لازم

AD7730/AD7730L

ABSOLUTE MAXIMUM RATINGS*

($T_A = +25^\circ\text{C}$ unless otherwise noted)

AV_{DD} to AGND	-0.3 V to +7 V
AV_{DD} to DGND	-0.3 V to +7 V
DV_{DD} to AGND	-0.3 V to +7 V
DV_{DD} to DGND	-0.3 V to +7 V
AGND to DGND	-5 V to +0.3 V
AV_{DD} to DV_{DD}	-2 V to +5 V
Analog Input Voltage to AGND	-0.3 V to $AV_{DD} + 0.3$ V
Reference Input Voltage to AGND	..	-0.3 V to $AV_{DD} + 0.3$ V
AIN/REF IN Current (Indefinite)	30 mA
Digital Input Voltage to DGND	-0.3 V to $DV_{DD} + 0.3$ V
Digital Output Voltage to DGND	...	-0.3 V to $DV_{DD} + 0.3$ V
Output Voltage (ACX, \overline{ACX} , D0, D1) to DGND	-0.3 V to $AV_{DD} + 0.3$ V
Operating Temperature Range		
Industrial (B Version)	-40°C to +85°C
Storage Temperature Range	-65°C to +150°C
Junction Temperature	+150°C

Plastic DIP Package, Power Dissipation	450 mW
θ_{JA} Thermal Impedance	105°C/W
Lead Temperature (Soldering, 10 sec)	+260°C
TSSOP Package, Power Dissipation	450 mW
θ_{JA} Thermal Impedance	128°C/W
Lead Temperature, Soldering		
Vapor Phase (60 sec)	+215°C
Infrared (15 sec)	+220°C
SOIC Package, Power Dissipation	450 mW
θ_{JA} Thermal Impedance	75°C/W
Lead Temperature, Soldering		
Vapor Phase (60 sec)	+215°C
Infrared (15 sec)	+220°C

*Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only; functional operation of the device at these or any other conditions above those listed in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

ORDERING GUIDE

Model	Temperature Range	Package Description	Package Options
AD7730BN	-40°C to +85°C	Plastic DIP	N-24
AD7730BR	-40°C to +85°C	Small Outline	R-24
AD7730BRU	-40°C to +85°C	Thin Shrink Small Outline	RU-24
EVAL-AD7730EB	Evaluation Board		
AD7730LBR	-40°C to +85°C	Small Outline	R-24
AD7730LBRU	-40°C to +85°C	Thin Shrink Small Outline	RU-24
EVAL-AD7730LEB	Evaluation Board		




Figure 1. Load Circuit for Access Time and Bus Relinquish Time

CAUTION

ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 V readily accumulate on the human body and test equipment and can discharge without detection. Although the AD7730 features proprietary ESD protection circuitry, permanent damage may occur on devices subjected to high energy electrostatic discharges. Therefore, proper ESD precautions are recommended to avoid performance degradation or loss of functionality.



برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آر سایت و به همراه فونت های لازم

AD7730/AD7730L





Figure 2. Detailed Functional Block Diagram

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

PIN CONFIGURATION



WikiPower.ir

PIN FUNCTION DESCRIPTIONS

Pin No.	Mnemonic	Function
1	SCLK	Serial Clock. Schmitt-Triggered Logic Input. An external serial clock is applied to this input to transfer serial data to or from the AD7730. This serial clock can be a continuous clock with all data transmitted in a continuous train of pulses. Alternatively, it can be a noncontinuous clock with the information being transmitted to or from the AD7730 in smaller batches of data.
2	MCLK IN	Master Clock signal for the device. This can be provided in the form of a crystal/resonator or external clock. A crystal/resonator can be tied across the MCLK IN and MCLK OUT pins. Alternatively, the MCLK IN pin can be driven with a CMOS-compatible clock and MCLK OUT left unconnected. The AD7730 is specified with a clock input frequency of 4.9152 MHz while the AD7730L is specified with a clock input frequency of 2.4576 MHz.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

AD7730/AD7730L

Pin No.	Mnemonic	Function
3	MCLK OUT	When the master clock for the device is a crystal/resonator, the crystal/resonator is connected between MCLK IN and MCLK OUT. If an external clock is applied to the MCLK IN, MCLK OUT provides an inverted clock signal. This clock can be used to provide a clock source for external circuits and MCLK OUT is capable of driving one CMOS load. If the user does not require it, MCLK OUT can be turned off with the CLKDIS bit of the Mode Register. This ensures that the part is not burning unnecessary power driving capacitance on the MCLK OUT pin.
4	POL	Clock Polarity. Logic Input. This determines the polarity of the serial clock. If the active edge for the processor is a high-to-low SCLK transition, this input should be low. In this mode, the AD7730 puts out data on the DATA OUT line in a read operation on a low-to-high transition of SCLK and clocks in data from the DATA IN line in a write operation on a high-to-low transition of SCLK. In applications with a noncontinuous serial clock (such as most microcontroller applications), this means that the serial clock should idle low between data transfers. If the active edge for the processor is a low-to-high SCLK transition, this input should be high. In this mode, the AD7730 puts out data on the DATA OUT line in a read operation on a high-to-low transition of SCLK and clocks in data from the DATA IN line in a write operation on a low-to-high transition of SCLK. In applications with a noncontinuous serial clock (such as most microcontroller applications), this means that the serial clock should idle high between data transfers.
5	$\overline{\text{SYNC}}$	Logic Input that allows for synchronization of the digital filters and analog modulators when using a number of AD7730s. While $\overline{\text{SYNC}}$ is low, the nodes of the digital filter, the filter control logic and the calibration control logic are reset and the analog modulator is also held in its reset state. $\overline{\text{SYNC}}$ does not affect the digital interface but does reset $\overline{\text{RDY}}$ to a high state if it is low. While $\overline{\text{SYNC}}$ is asserted, the Mode Bits may be set up for a subsequent operation which will commence when the $\overline{\text{SYNC}}$ pin is deasserted.
6	$\overline{\text{RESET}}$	Logic Input. Active low input that resets the control logic, interface logic, digital filter, analog modulator and all on-chip registers of the part to power-on status. Effectively, everything on the part except for the clock oscillator is reset when the $\overline{\text{RESET}}$ pin is exercised.
7	V _{BIAS}	Analog Output. This analog output is an internally-generated voltage used as an internal operating bias point. This output is not for use external to the AD7730 and it is recommended that the user does not connect anything to this pin.
8	AGND	Ground reference point for analog circuitry.
9	AV _{DD}	Analog Positive Supply Voltage. The AV _{DD} to AGND differential is 5 V nominal.
10	AIN1(+)	Analog Input Channel 1. Positive input of the differential, programmable-gain primary analog input pair. The differential analog input ranges are 0 mV to +10 mV, 0 mV to +20 mV, 0 mV to +40 mV and 0 mV to +80 mV in unipolar mode, and ± 10 mV, ± 20 mV, ± 40 mV and ± 80 mV in bipolar mode.
11	AIN1(-)	Analog Input Channel 1. Negative input of the differential, programmable gain primary analog input pair.
12	AIN2(+)/D1	Analog Input Channel 2 or Digital Output 1. This pin can be used either as part of a second analog input channel or as a digital output bit as determined by the DEN bit of the Mode Register. When selected as an analog input, it is the positive input of the differential, programmable-gain secondary analog input pair. The analog input ranges are 0 mV to +10 mV, 0 mV to +20 mV, 0 mV to +40 mV and 0 mV to +80 mV in unipolar mode and ± 10 mV, ± 20 mV, ± 40 mV and ± 80 mV in bipolar mode. When selected as a digital output, this output can be programmed over the serial interface using bit D1 of the Mode Register.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

13	AIN2(-)/D0	Analog Input Channel 2 or Digital Output 0. This pin can be used either as part of a second analog input channel or as a digital output bit as determined by the DEN bit of the Mode Register. When selected as an analog input, it is the negative input of the differential, programmable-gain secondary analog input pair. When selected as a digital output, this output can be programmed over the serial interface using bit D0 of the Mode Register.
14	REF IN(+)	Reference Input. Positive terminal of the differential reference input to the AD7730. REF IN(+) can lie anywhere between AV_{DD} and AGND. The nominal reference voltage (the differential voltage between REF IN(+) and REF IN(-)) should be +5 V when the HIREF bit of the Mode Register is 1 and +2.5 V when the HIREF bit of the Mode Register is 0.
15	REF IN(-)	Reference Input. Negative terminal of the differential reference input to the AD7730. The REF IN(-) potential can lie anywhere between AV_{DD} and AGND.
16	ACX	Digital Output. Provides a signal that can be used to control the reversing of the bridge excitation in ac-excited bridge applications. When ACX is high, the bridge excitation is taken as normal and when ACX is low, the bridge excitation is reversed (chopped). If AC = 0 (ac mode turned off) or CHP = 0 (chop mode turned off), the ACX output remains high.
17	\overline{ACX}	Digital Output. Provides a signal that can be used to control the reversing of the bridge excitation in ac-excited bridge applications. This output is the complement of ACX. In ac mode, this means that it toggles in anti-phase with ACX. If AC = 0 (ac mode turned off) or CHP = 0 (chop mode turned off), the \overline{ACX} output remains low. When toggling, it is guaranteed to be nonoverlapping with ACX. The non-overlap interval, when both ACX and \overline{ACX} are low, is one master clock cycle.



برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

AD7730/AD7730L

Pin No.	Mnemonic	Function
18	$\overline{\text{STANDBY}}$	Logic Input. Taking this pin low shuts down the analog and digital circuitry, reducing current consumption to the 5 μA range. The on-chip registers retain all their values when the part is in standby mode.
19	$\overline{\text{CS}}$	Chip Select. Active low Logic Input used to select the AD7730. With this input hardwired low, the AD7730 can operate in its three-wire interface mode with SCLK, DIN and DOUT used to interface to the device. $\overline{\text{CS}}$ can be used to select the device in systems with more than one device on the serial bus or as a frame synchronization signal in communicating with the AD7730.
20	$\overline{\text{RDY}}$	Logic Output. Used as a status output in both conversion mode and calibration mode. In conversion mode, a logic low on this output indicates that a new output word is available from the AD7730 data register. The $\overline{\text{RDY}}$ pin will return high upon completion of a read operation of a full output word. If no data read has taken place after an output update, the $\overline{\text{RDY}}$ line will return high prior to the next output update, remain high while the update is taking place and return low again. This gives an indication of when a read operation should not be initiated to avoid initiating a read from the data register as it is being updated. In calibration mode, $\overline{\text{RDY}}$ goes high when calibration is initiated and it returns low to indicate that calibration is complete. A number of different events on the AD7730 set the $\overline{\text{RDY}}$ high and these are outlined in Table XVIII.
21	DOUT	Serial Data Output with serial data being read from the output shift register on the part. This output shift register can contain information from the calibration registers, mode register, status register, filter register, DAC register or data register, depending on the register selection bits of the Communications Register.
22	DIN	Serial Data Input with serial data being written to the input shift register on the part. Data from this input shift register is transferred to the calibration registers, mode register, communications register, DAC register or filter registers depending on the register selection bits of the Communications Register.
23	DV _{DD}	Digital Supply Voltage, +3 V or +5 V nominal.
24	DGND	Ground reference point for digital circuitry.

برای دریافت فایل Word پروژه به سایت ویکی پاور مراجعه کنید. فاقد آرم سایت و به همراه فونت های لازم

TERMINOLOGY

INTEGRAL NONLINEARITY

This is the maximum deviation of any code from a straight line passing through the endpoints of the transfer function. The endpoints of the transfer function are zero scale (not to be confused with bipolar zero), a point 0.5 LSB below the first code transition (000 . . . 000 to 000 . . . 001) and full scale, a point 0.5 LSB above the last code transition (111 . . . 110 to 111 . . . 111). The error is expressed as a percentage of full scale.

POSITIVE FULL-SCALE ERROR

Positive Full-Scale Error is the deviation of the last code transition (111 . . . 110 to 111 . . . 111) from the ideal $A_{IN}(+)$ voltage ($A_{IN}(-) + V_{REF}/GAIN - 3/2$ LSBs). It applies to both unipolar and bipolar analog input ranges. Positive full-scale error is a summation of offset error and gain error.

UNIPOLAR OFFSET ERROR

Unipolar Offset Error is the deviation of the first code transition from the ideal $A_{IN}(+)$ voltage ($A_{IN}(-) + 0.5$ LSB) when operating in the unipolar mode.

BIPOLAR ZERO ERROR

This is the deviation of the midscale transition (0111 . . . 111 to 1000 . . . 000) from the ideal $A_{IN}(+)$ voltage ($A_{IN}(-) - 0.5$ LSB) when operating in the bipolar mode.

GAIN ERROR

This is a measure of the span error of the ADC. It is a measure of the difference between the measured and the ideal span between any two points in the transfer function. The two points used to calculate the gain error are full scale and zero scale.

BIPOLAR NEGATIVE FULL-SCALE ERROR

This is the deviation of the first code transition from the ideal $A_{IN}(+)$ voltage ($A_{IN}(-) - V_{REF}/GAIN + 0.5$ LSB) when operating in the bipolar mode. Negative full-scale error is a summation of zero error and gain error.

POSITIVE FULL-SCALE OVERRANGE

Positive Full-Scale Overrange is the amount of overhead available to handle input voltages on $A_{IN}(+)$ input greater than $A_{IN}(-) + V_{REF}/GAIN$ (for example, noise peaks or excess voltages due to system gain errors in system calibration routines) without introducing errors due to overloading the analog modulator or overflowing the digital filter.

NEGATIVE FULL-SCALE OVERRANGE

This is the amount of overhead available to handle voltages on $A_{IN}(+)$ below $A_{IN}(-) - V_{REF}/GAIN$ without overloading the analog modulator or overflowing the digital filter.

OFFSET CALIBRATION RANGE

In the system calibration modes, the AD7730 calibrates its offset with respect to the analog input. The Offset Calibration Range specification defines the range of voltages the AD7730 can accept and still accurately calibrate offset.

FULL-SCALE CALIBRATION RANGE

This is the range of voltages that the AD7730 can accept in the system calibration mode and still calibrate full scale correctly.

INPUT SPAN

In system calibration schemes, two voltages applied in sequence to the AD7730's analog input define the analog input range. The input span specification defines the minimum and maximum input voltages, from zero to full scale, the AD7730 can accept and still accurately calibrate gain.